[小学教育]第11章时序逻辑电路的分析与设计.ppt

② 求右移串行输入信号DSR 外围组合电路用四选一MUX实现，取Q1Q2为地址，则： Q0 Q1Q2 n n n 00 01 11 10 0 1 0 0 0 0 1 1 1 1 D0=1 D3=Q0 D1=0 D2=Q0 3,4D Q1 Q2 Q3 Q0 R 1,4D 3,4D 3,4D 3,4D 2,4D DSR C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194 1 1 0 1 0 1 0 1 2 3 } G 0 3 MUX 1 0 输出 Y ③ 画电路图 ① 状态划分 试设计一个能产生序列信号为10110的移位型序列 信号发生器. 例： 解： 由于序列长度为5，先对序列按3位划分。 1 0 1 1 0 1 0 s1 s2 s3 s4 s5 101 011 110 010 101 Q1Q2Q3 在S1时，要求 DSL=1 在S4时，要求 DSL=0 对序列按4位划分： 1 0 1 1 0 1 0 1 1 0 s1 s2 s3 s4 s5 1011 0110 1101 0101