[工学]余孟尝数字电子技术基础简明教程第三版第4章.pptVIP

第四章 触发器 3.不同触发器间的相互转换（补充） 1. JK D 2. JK T、T′ 因此，令J = K = D 已有 Qn+1 = JQn+ KQn 欲得 Qn+1 = D Q Q CP D C1 1J 1K Q Q C1 1J 1K Q Q CP 1 C1 1J 1K T CP 转 换 方 法 (1) 写出待求触发器和给定触发器的特性方程。 (3)画出用给定触发器实现待求触发器的电路。 (2)比较上述特性方程，得出给定触发器中输入 信号的接法。 3. D JK 已有 Qn+1 = D 欲得 Qn+1 = JQn + KQn 因此，令 4. D T 5. D T′ 已有 Qn+1 = D 欲得 Qn+1 = 已有 Qn+1 = D 欲得 Qn+1 = Qn 因此，令D = Qn 因此，令D = Q Q CP C1 1D Q Q CP C1 1D T Q Q CP J C1 1D K Q2 Q1 1D 1D FF1 FF2 石英方波 振荡器 4MHz C1 C1 CP [例] 下图为分频器电路，设触发器初态为 0，试画出 Q1、Q2 的波形并求其频率。 CP 解： C1 CP fQ1 = fCP/2 = 2 MHz， fQ2 = fCP/4 = 1 MHz CP Q1 0 Q2 0 Q1 C1 对 CP 二分频 对 CP 四分频 两个 D 触发器均构成 CP 触发的计数触发器 4.触发器应用举例（补充） 1 0 1 0 RD SD Q 1J SD C1 CP 1K R S RD CP 解： [例] 试对应输入波形画出下图电路的输出波形。 C1 CP SD S R RD Q 1 Qn+1 = JQn + KQn = Qn · Qn+Qn · Qn = Qn 当异步端无信号时，触发器将在 CP 时翻转。 RD和 SD为非有效电平 4.4 触发器的电气特性 4.4.1 静态特性（略） 4.4.2 动态特性 一、输入信号的建立时间和保持时间 1. 建立时间 tset 指要求触发器输入信号 先于 CP 信号的时间。 2. 保持时间 th 指保证触发器可靠翻转， CP 到来后输入信号需保持的时间。 边沿 D 触发器的 tset 和 th 均在 10 ns 左右。 CP D 0 1 0 1 0 1 ≥ ≥ ≥ ≥ 二、时钟触发器的传输延迟时间 指从 CP 触发沿到达开始，到输出端 Q、Q 完成状态改变所经历的时间。 1. tPHL 为输出端由高电平变为低电平的传输延迟时间。 TTL 边沿 D 触发器7474， tPHL ≥ 40 ns。 2. tPLH 为输出端由低电平变为高电平的传输延迟时间。 7474， ≤ 25 ns。 三、时钟触发器的最高时钟频率 fmax 由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。 7474， fmax ≥ 15 MHz。 第四章 小 结 一、触发器和门电路一样，也是组成数字电路的基本逻辑单元。它有两个基本特性： 1. 有两个稳定的状态（0 状态和 1 状态）。 2. 在外信号作用下，两个稳定状态可相互转换；没有外信号作用时，保持原状态不变。 因此，触发器具有记忆功能，常用来保存二进制信息。 二、触发器的逻辑功能 指触发器输出的次态 Qn+1 与输出的现态 Qn 及输入 信号之间的逻辑关系。触发器逻辑功能的描述方法主要 有特性表、卡诺图、特性方程、状态转换图和波形图 （时序图）。 二、触发器的分类 1. 根据电路结构不同，触发器可分为 （1）基本触发器：输入信号电平直接控制。 特性方程 （2）同步触发器：时钟电平直接控制。 特性方程 同步 RS 触发器 CP = 1（或 0）时有效 同步 D 触发器 （约束条件） （3）边沿触发器：时钟边沿控制。 CP上升沿（或下降沿）时刻有效 特性方程 边沿 D 触发器 边沿 JK 触发器 2. 根据逻辑功能不同，时钟触发器可分为 二、触发器的分类 （1）RS 触发器 （约束条件） （3）D 触发器 （4）T 触发器 （5）T’ 触发器 利用特性方程可实现不同功能触发器间逻辑功能的相互转换。 （2）JK 触发器 [练习] 在图中所示的 边沿 D 触发器中，CP、D、SD、RD的波形见图，试画出 Q、Q 的波形。 [解] Q Q CP C1 1D D S SD R RD SD、RD — 异步置位（置1）、复位（置0）端。 CP — 上升沿触发。 CP D SD RD