[工学]数电课件第八章ok.pptVIP

第八章 可编程逻辑器件 §8-1 可编程逻辑器件PLD概述 §8-2 可编程阵列逻辑(PAL)和 通用阵列逻辑(GAL) §8-3 高密度可编程逻辑器件HDPLD原理及应用 §8-4 现场可编程门阵列(FPGA) 另一类是编译软件，如Synario软件平台，这类软件的特点是待实现的逻辑电路是由设计者根据软件平台规定的图形输入文件或可编程逻辑设计语言编写的语言输入文件进行描述，然后软件平台对设计者的电路进行描述转换，分析，简化，模拟仿真、自动进行错误定位等。 GAL的开发软件有许多种，大体上分为两类： 一类是汇编型软件，如FM，这类软件没有简化功能，要求输入文件采用最简与或式的逻辑描述方式； GAL器件仍然存在着以下问题： 1)时钟必须共用； 2)或的乘积项最多只有8个； 3)GAL器件的规模小，达不到在单片内集成一个数字系统的要求； 4)尽管GAL器件有加密的功能，但随着解密技术的发展，对于这种阵列规模小的可编程逻辑器件解密已不是难题。 HDPLD（High Density Programmable Logic Device）在单片芯片内可以集成成千上万个等效门，因此在单片高密度可编程逻辑器件内集成数字电路系统成为可能。 HDPLD器件在结构上仍延续GAL的结构原理，因而还是电擦写、电编程的EPLD器件。 一、在系统编程芯片EPM7128S的基本结构 在系统编程芯片EPM7128S是Altera公司生产的高密度、高性能CMOS可编程逻辑器件之一，下图是PLCC封装84端子的引脚图 它有4个直接 输入（INPUT） TMS、TDI、TDO 和TCK是在系统编 程引脚 64个I/O 引脚 下图是EPM7128S器件结构图：由8个相似的逻辑阵列块（Logic Array Block,LAB）、一个可编程内连矩阵（PIA）和多个输入/输出控制块(I/O Block)组成。 二、EPM7128S的特点 （一）高集成密度; （二）速度高、低功耗、抗噪声容限较大; （三）在系统编程能力; （四）可测试性能力; （五）线或功能; （六）异步时钟、异步清除功能; （七）单片多系统能力； （八）很强的加密能力 前面讨论的可编程逻辑器件基本组成部分是与阵列、或阵列和输出电路。再加上触发器则可实现时序电路 本节介绍的FPGA（Field Programmable Gate Array）不像PLD那样受结构的限制，它可以靠门与门的连接来实现任何复杂的逻辑电路，更适合实现多级逻辑功能。 陆续推出了新型的现场可编程门阵列FPGA。功能更加丰富，具有基本逻辑门电路、传输外部信号的输入/输出电路和可编程内连资源之外，还具有很高的密度等等。 * 第八章 可编程逻辑器件 简介 §8-1 可编程逻辑器件PLD概述 §8-2 可编程阵列逻辑(PAL)和通用阵列逻辑(GAL) §8-3 高密度可编程逻辑器件HDPLD原理及应用 §8-4 现场可编程门阵列(FPGA) 连接线与点增多 抗干扰下降 传统的逻辑系统，当规模增大时 （SSI MSI) 焊点多，可靠性下降 系统规模增加，成本升高 功耗增加 占用空间扩大 半定制 标准单元（Standard Cell） 门阵列（Gate Array） 可编程逻辑器件（Programmable Logic Device，PLD） 近年来PLD从芯片密度、速度等方面发展迅速，已成为一个重要分支。 专用集成电路（简称ASIC） 系统放在一个芯片内 用户定制 集成电路 ASIC 全定制（Full Custom Design IC） 厂商直接做出。如：表芯 厂商做出半成品 半定制（Semi-Custom Design IC） Application Specific Integrated Circuit PLD是70年代发展起来的新型逻辑器件，相继出现了ROM、 PROM、PLA、PAL、GAL、EPLD和FPGA等，它们组成基本相似。 一、PLD的基本结构 与门 阵列 或门 阵列 乘积项 和项 PLD主体 输入 电路 输入信号 互补 输入 输出 电路 输出函数 反馈输入信号 输出既可以是低电平有效， 又可以是高电平有效。 可由或阵列直接输出， 构成组合方式输出； 通过寄存器输出， 构成时序方式输出。 可直接 输出 也可反馈到输入 二、PLD的逻辑符号表示方法 1.输入缓冲器表示方法 A A A 2.与门和或门的表示方法 A B C D F1 固定连接 编程连接 F1=A?B?C A B C D F2 F2=B+C+D PLD具有较大的与或阵列，逻辑图的