[工学]第四章组合逻辑电路电子、.ppt

第四章组合逻辑电路 学习要求 例：P82 例： 真值表 例2. 运算电路 1 .二进制编码器（一般编码器） 2.优先编码器 表达式 特点: 设计举例（续） 集成变量译码器 ②地址分配(见P100) 2、码 制变换译码器 74LS42功能表 （3）显示译码器设计 1、设计一个 4选1数据选择器 设计一个 4选1数据选择器（续） 功能表 ②实现数据的并串转换 例3： 74LS85 比较器功能表 4、应用 §4 组合电路的竞争与险象 险象分类 二、产生原因 ⒊ 加选通脉冲 学习要求 作业 ① 2片8选1→16选1 3、应用 A3=0: ⑴片工作， D0～D7可能被选中。 A3=1: ⑵片工作， D8～D15可能被选中。 （1）扩展应用 ≥1 A0A1A2 A3 1 D0 D7 D8 D15 ⑵ ⑴ F 输入:地址4位:A3～A0。 数据：D0～D15 输出：F I、并行数据送到D0～D7。 II、地址发生器输出从000～111， 周而复始。 III、F输出从D0～D7变化，得到串行信号。 对应函数所含的mi 项, 使数据选择器的Di=1; 对应函数所不含的mj 项, 使数据选择器的Dj=0， 则数据选择器的输出与函数相等（即：使函数 卡诺图与数选器卡诺图完全一致）。 (2)实现组合逻辑函数输出 n变量函数—— 部分最小项之和形式。 数据选择器—— 2n-1 F=∑ m iDi i=0 依据: 思路: 2 n-1 F=∑ mi i=0 例：用8选1数选器实现全加和 S=A⊕B⊕C =∑m(1,2,4,7) ①n地址→n变量函数 A2 F A1 8选1 A0 D0 D1 D2 D3 D4 D5 D6 D7 A B C F “1” 令D1=D2=D4=D7=1，D0=D3=D5=D6=0， 则两函数相等，即8选1实现全加和函数功能。 选卡 函卡 A C D0 D1 D4 D5 D3 D2 D7 D6 1 1 1 1 ②n地址→n+1变量函数 即:数据选择器地址变量为n个; 函数变量为n+1个。 （a）代数法 i 写出函数的标准与或式； ii 提出数据选择器的地址变量； iii 剩余变量构成数据选择器数据输入端函数； iv 画逻辑图。 此时数据选择器的数据输入端可能是常量0或1，也可能是变量。 代数法 降维图法 在n+1个函数变量中，选取n个变量作为数据选择器地址变量。 例：用4选1数据选择器实现1位全加和函数 i 写出函数的标准与或式； ii 提出数据选择器的地址变量； iii 剩余变量构成数据选择器数据输入端函数； iv 画逻辑图。 数据选择器 表达式 选AB作为数据选择器的地址变量 逻辑对比——得数据输入端的函数（剩余变量组成） A1 F A0 4选1 D0 D1 D2 D3 1 A B C S 验证： AB＝00，S＝D0＝C C＝0，相当ABC＝000，S＝0 C＝1，相当ABC＝001，S＝1 AB＝01，S＝D1＝C C＝0，相当ABC＝010，S＝1 C＝1，相当ABC＝011，S＝0 AB＝10，S＝D2＝C C＝0，相当ABC＝100，S＝1 C＝1，相当ABC＝101，S＝0 AB＝11，S＝D3＝C C＝0，相当ABC＝110，S＝0 C＝1，相当ABC＝111，S＝1 卡诺图变量数称维数，将某些变量移入方格内可减少维数，称降维图。 降一维 （b）降维图法 例1： 1 1 1 1 00 01 11 10 01 BC A C C C C 0 1 01 B A 将C变量移入方格内 AB＝00， C＝0，S＝0 C＝1，S＝1 S＝C AB＝01， C＝0，S＝1 C＝1，S＝0 S＝C AB＝10， C＝0，S＝1 C＝1，S＝0 S＝C AB＝11， C＝0，S＝0 C＝1，S＝1 S＝C C C C C 0 1 01 B A D0 D1 D2 D3 0 1 01 B A 可知用4选 1实现S，有 逻辑图 A1 F A0 4选1 D0 D1 D2 D