接口与通信试卷1.docVIP

1.简述多级存储体系结构：CPU寄存器、CPU内部Cache、主板 Cache、主存储器、辅助存储器、大容量网络辅助存储器。 2.根据制造工艺不同，半导体存储器分为双极型和金属氧化物半导体两大类。 3.根据存取方式不同，半导体存储器分为只读存储器ROM（MROM、PROM、EPROM、EEPROM、闪速存储器）和随机存取存储器RAM（SRAM、DRAM、NVRAM）。 SRAM6264 8Kb（8K*8b）；EPROM2764 8Kb（8K*8b） 4.衡量半导体存储器性能的主要指标有存储容量、存取时间、功耗和可靠性。 5.线选法：当存储容量不大所使用的存储芯片数量不多，而CPU 寻址空间远远大于存储器容量时，可用高位地址线直接作为存 储芯片的片选信号，每一根地址线选通一块芯片，这种方法称 为线选法。 6.存储器的译码方法：线选法、全译码法、部分译码法、混合译码法。 7.（填空）接口的功能： I/O设备选择功能； 对输入/输出数据 进行缓冲、隔离和锁存； 对信号的形式和数据的格式进行变换； 与CPU和I/O设备进行联络； 中断管理功能； 可编程功能 8.CPU与外设之间的传输数据的控制方式通常有三种：程序方式、中断方式和DMA方式。 9.程序方式：根据程序控制方法的不同，又可分为无条件输入/输出方式和条件输入/输出方式 10.中断是指计算机的CPU在正常运行程序时，由于内部或外部某个紧急事件的发生，使CPU暂时正在运行的程序，而转去执行请求中断的那个外设或事件的中断服务程序，待处理完后再返回被中断的程序，继续执行的过程。 11.根据中断来源不同，可将中断分为外部中断和内部中断。 12.外部中断源主要包括：一般的I/O设备；数据通道；实时时钟；故障源。 13.内部中断源包括：由于CPU的错误产生的异常；程序执行INT软件中断指令；为调试程序设置中断。 14.中断系统功能：多中断源请求；中断优先级判别功能；中断嵌套功能；中断实现；禁止中断和中断屏蔽。 中断系统的组成： （1）微处理器应有处理中断请求的机制与相关硬件电路。 （2）外围应有一个与处理器匹配的中断控制器，能管理多个中断源，进行优先级裁决及中断源屏蔽功能。 （3）根据处理器的结构编写中断处理程序，安排相关的系统初始化。 中断的基本过程：1）中断请求2）中断判优3）中断响应4）中断处理5）中断返回 15.8259A内部结构：中断请求寄存器（IRR）；中断服务寄存器 （ISR）；中断优先级判别器（PR);中断屏蔽寄存器（IMR） 级联缓冲/比较器；控制电路；读/写控制逻辑；数据总线缓冲器； 16.8259A的工作方式：中断优先级方式;固定优先级中断结束方式；循环优先级中断结束方式；中断源屏蔽方式；中断请求引入方式；连接系统总线的方式 17.8259A命令字分为初始化命令字ICW和操作命令字OCW 18.8255A有三种工作方式：方式0、方式1、方式2 19.通常识别被按键有三种方法：逐行扫描法、行反转法以及列扫描法。 20.CRT性能指标：可视面积、分辨率、刷新率、宽带、点距. 21.微机总线就是指系统总线如PC总线、AT总线、PCI总线等； 22.系统总线包含有三种不同功能的总线，即数据总线DB、 地址总线AB、和控制总线CB。 23.计算机的硬件系统由CPU、内存储器、I/O设备以及实现各部件物理联接的总线系统组成 24.总线：片内总线；片间总线；系统总线（地址、数据、控制）；通讯总线。 25.EU的功能是执行指令，即负责全部的译码和执行，同时管理CPU内部的有关寄存器。 26.四个段寄存器分别称为：代码段寄存器、数据段寄存器、堆栈段寄存器、附加数据段寄存器。 27.8086有两种工作模式：最小工作模式和最大工作模式。最小工作模式是指系统中只有一个中央处理器，所有的控制信号都由其产生，CPU直接控制外围部件工作，此时系统中的控制逻辑电路最小，结构最为简单明晰。 28.I/O端口的编址：统一编址方式、独立编址方式。 29.统一编址方式优点：无需专门的I/O指令，对端口操作的指令类型多，从而简化了指令系统的设计。缺点端 口占用存储器的地址空间，使存储器容量更加紧张，同时端口指令长度增加，执行时间较长，端口地址译码器较复杂。 30.独立编址方式：优点：端口所需的地址线较少，地址译码器较简单，采用专用的I/O指令，端口操作指令时间少指令长度短。 缺点：输入/输出指令类别少，一般只能进行传送操作。 31.一条指令可分为取指、译码、读/写操作的阶段，这个过程被称为指令周期，而指令周期又分为一个个总线周期 32.每个总线周期包含四个T状态，即T1、T2、T3和T4. 33.IBM PC/XT主机板主要包括8088处理器、8087协处理器、4组