基于FPGA的时分多路数字电话基带传输系统的设计与开发论文.docVIP

一．项目名称及小组分工 1.1项目名称：时分多路数字电话基带传输系统的设计与开发 1.2成员分工： 程杜仁 64Kb/S的A律PCM数字话音编码器的开发设计 李栋 64Kb/S的A律PCM数字话音译码器的开发设计 戴健博 数字基带编码HDB3编码器的开发设计 毕东立 数字基带编码HDB3译码器的开发设计 刘东方 PCM 30/32一次群时分复接器的开发设计 胡磊 PCM 30/32一次群时分分接器的开发设计 王堂辉 同步（帧、位同步）电路的开发设计 二、背景 使大家在综合已学现代通信系统理论知识的基础上，借助可编程逻辑器件FPGA及EDA技术的灵活性和可编程性，充分发挥自主创新意识，在规定时间内完成符合实际需求的通信系统电路设计与调试任务。通过此次课程设计大家的实践，为以后自己做项目打下基础。 、工作原理 框图 图3.1 系统总框图 3.2工作原理 模拟话音经A/D转换后每个样点13个比特，经PCM编码后形成每个样点8比特的非均匀量化值。30路话音及同步、信令信息复接成一路2.048Mbit/s串行数据流发送出去。在接收端进行HDB3译码、分接、PCM译码、D/A转换，还原出模拟话音。 四、各模块及程序实现 4.1 PCM编码器 4.1.1 （1） 一个13位逻辑矢量的均匀量化值:D0,D1…D12，其中:D0为极性位,取值范围在-4096～+4096之间； （2）一个占空比为1/32的8K/S的取样时钟信号； （3）一个占空比为50%的2.048Mb/S的合路时钟信号； 输出信号为: （1）一个8位逻辑矢量的13折线非均匀量化值:C0,C1…C7，其中:C0为极性位.C0=1为正,C0=0为负； （2）一个占空比为1/32的8K/S的取样时钟信号； （3）一个占空比为50%的2.048Mb/S的合路时钟信号； 4.1.2 PCM编码原理 PCM 脉冲编码调制是Pulse Code Modulation的缩写。PCM编码的方法是对语音信号进行采样，然后对每个样值进行量化编码。CCITT（现ITU-T）的64kbit／s语音编码标准G.711采用PCM编码方式，采样速率为8kHz，每个样值用8bit非线性的μ律或A律进行编码，总速率为64kbit／s。 我国和欧洲各国都采用A律，它的13折线的产生是从非均匀量化的基点出发，设法用13折线逼近A=87 .6的A律压缩特性。A律压扩特性是连续曲线，这样，它基本上保证了连续压扩的优点，有便于数字电路实现。 在13折线法中，无论输入信号是正是负，均按8段折线（8个段落）进行编码。若用8位折叠二进制码来表示输入信号的抽样量化值，其中用第一位表示量化值的极性，其余七位（第二位至第八位）则表示抽样量化值的绝对大小。具体的做法是：用第二至第四位表示段落码，它的8种可能状态来分别代表8个段落的起点电平。其它四位表示段内码，它的16种可能状态来分别代表每一段落的16个均匀划分的量化级。这样处理的结果，8个段落被划分成128个量化级。段落码和8个段落之间的关系如表1所示；段内码与16个量化级之间的关系见表4.1.2所示。 表4.1.2-1 段落码 表4.1.2-1段内码 段落序号 段落码 段落范围 量化间隔 段内码 量化间隔 段内码 8 111 2048-4096 15 1111 7 0111 7 110 1024-2048 14 1110 6 0110 6 101 512-1024 13 1101 5 0101 5 100 256-512 12 1100 4 0100 4 011 128-256 11 1011 3 0011 3 010 64-128 10 1010 2 0010 2 001 32-64 9 1001 1 0001 1 000 0-32 8 1000 0 0000 4.1.3 PCM编码程序实现 程序实现方法参照 表运用VHDL语言中的’’ 实现输入输出的转换。 4.1.4 PCM编码程序与仿真 library ieee; use ieee.std_logic_1164.all; entity pcm_bm is port( clkin:in std_logic; b:in std_logic_vector(12 downto 0); c:out std_logic_vector(7 downto 0)); end pcm_bm; archite