基于VHDL的等精度频率计设计与实现论文.docVIP

毕业设计（论文） 基于VHDL的等精度频率计设计与实现 Design and Realization of the Accurate Cymometer Based on VHDL 长 春 工 程 学 院摘 要 基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，在实用中有较大的局限性，本设计采用单片机AT89C51作为主要的控制单元，用来完成电路的信号测试控制、数据运算处理、键盘扫描和控制数码管显示等功能，待测信号经过LM358放大后又经过74HC14形成系统需要的矩形波，然后送入复杂可编程逻辑器件（CPLD）CPLD进行各种时序控制及计数测频功能，并用8位8段LED进行显示。 关键词 单片机 可编程逻辑器件 频率计 Abstract Based on the traditional principle of measuring the frequency of the frequency of measurement accuracy will be tested with the frequency and reduce the decline in the more practical limitations.SCM AT89C51 use this design as the main control unit, the signals used to complete the circuit test control, data processing, keyboard scanning and digital control of the show, and other functions, under test signal LM358 Larger then after a 74 HC14 system needs Rectangular waves, and then into the complex programmable logic devices (CPLD), programmable logic devices by the end CPLD various control and timing count frequency measurement functions, and with eight 8 of the LED display. Keywords： SCMC CPLD Cymometer 目 录 1 引言 1 1.1 课题分析 1 1.2 等精度频率计在国内外发展概况 1 1.3 Max+Plus II 简介及VHDL语言简介 2 1.4 课题要求 4 2 等精度频率计的方案选择及原理分析 5 2.1 等精度频率计测频原理 5 2.2 系统原理框图 6 2.3 周期测量 6 2.4 脉冲宽度测量 7 2.5 周期脉冲信号占空比的测量 7 3 等精度频率计硬件设计 8 3.1 键盘控制模块 8 3.2 显示模块 8 3.3 主控模块 9 3.4 信号输入放大和整形模块 11 3.5 音频输出电路 12 3.6 CPLD功能模块描述 13 4 等精度频率计软件设计方案 14 4.1 VHDL语言 14 4.2 VHDL软件设计方案 15 4.3 所需VHDL文件及波形仿真结果 15 4.4 单片机的汇编语言编程 17 5 电路系统调试 21 6 结论 22 致 谢 24 附录一：元器件清单 25 附录二：程序清单 26 附录三：原理图 36 1 引言 1.1 课题分析 在现代电子系统中,数字系统所占的比例越来越大。系统发展的趋势是数字化和集成化,CPLD 作为可编程ASIC(专用集成电路)器件,它将在数字逻辑系统中发挥越来越重要的作用。而数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。 数字频率计是数字电路中的一个典型应用, 实际的硬件设计用到的器件较多, 连线比较复杂, 而且会产生较大的延时, 造成测量误差、可靠性差。随着可编程逻辑器件(CPLD) 的广泛应用, 以EDA 工具为开发平台, 利用VHDL(Very HighSpeed Integrated CircuitHardware Description Language, 超高速集成电路硬件描述语言) 工业标准硬件描述语言, 采用自顶向下( Top to Down) 和基于库( Library- based) 的设计, 设计者不但可以不必了解硬件结构设计, 而且将使系统大大简化, 提高整体的性能和可靠性。本课题正是利用EDA技术，基于单片机和CPLD设计实现频率计，这使