高输出摆幅摺叠式运算放大器之设计与实作-亚东技术学院.PDFVIP

亞 東 學 報 第 2 9 期 2009 年 6 月 頁 7 1 ~ 8 0 亞 東 技 術 學 院 高輸出擺幅摺疊式運算放大器之設計與實作 李民慶* 王清松** 黃鈞毅*** 陳琨元*** 游育銘*** 李霈穎*** 摘要 大器、參考電壓源電路，源級退化之共源極放大器 CMOS 運算放大器乃組成多數混合訊號積體 之設計考量，加以分析，以完成符合需求之高性能 電路之核心單元 ，本文針對設計組成一高性能OPA 運算放大器。 之基本單元：參考偏壓電流源電路，輸入差動放大 器與源級退化之共源極放大器之設計考量加以分 貳、傳統 OPA 原理架構 析，最後利用 TSMC-0.35um CMOS 製程技術完成 模擬與設計ㄧ具高輸出擺幅(3.2V) 、高單增益頻寬 (14.6MHz) 、高共模拒斥比(92dB) 、高電源漣波拒 斥比(90dB)與高迴轉率 (14.85V/us)等操作條件且 穩定 ( PM 53.8) 之摺疊疊接式運算放大器。 關鍵詞：摺疊疊接放大器、單增益頻寬、迴轉率、 輸出擺幅、相角邊限。 圖 1 傳統二級式運算放大器 壹、前言 就多數混合訊號積體電路，運算放大器(OPA ， 上 圖 1 為 一 傳 統 兩 級 OPA (Two-stage Operational Amplifier)乃建構並影響整體電路設計 Operational Amplifier)電路架構，歸納其中所需要 之基本區塊，其效能直接影響整體電路運作速度及 設計考量的參數如下： 動態範圍，因此常成為電路設計的一個重心；但由 一、低頻增益(DC Gain) 於實際運算放大器與理想運算放大器間之差異，故 低頻增益是指整個運算放大器的放大倍率，一 在一般情況下，設計者須針對不同應用規格，選擇 般都以 dB 來表示，其中 適當的架構，以設計出符合實際需求之電路，期間 g 2g m1 m1 First-Stage Gain : AV 1 (1.1) g g I (  )