[理学]FPGA原理9-fpga电路设计.ppt

FPGA/CPLD最小系统电路设计 电源设计 复位电路设计 时钟电路设计 调试电路设计 配置器件选择和电路设计， 全局信号的设计 最小系统之电源设计 与电源有关的管脚： VCCINT：内核电压。通常与FPGA芯片所采用的工艺有关。 VCCIO：端口电压。一般为3.3V，还可以支持选择多种电压，如5V、1.8V、1.5V等。 VREF：参考电压。 GND：信号地。 不同的VCCINT和VCCIO 最小系统之电源设计 在选用电源之前要仔细阅读FPGA的芯片手册，一般来说FPGA用到的管脚和资源越多，需要的电流就越大，当电路启动时FPGA的瞬间电流也比较大。 通过数据手册中提供的电气参数，确定FPGA最大需要多大的电流才能工作。 最小系统之电源设计 最小系统之复位电路设计 与复位有关的管脚： 某些器件有全局复位引脚，而有些器件没有。 初始状态 某些器件上电时，触发器值均为0 。 有些器件上电时，触发器处于一种不确定的状态 。 需要以器件资料为设计依据。 最小系统之复位电路设计 一般复位电路采用的是低电平复位，只有个别单片机采用高电平复位方式。 常见的电平复位电路分为芯片复位和阻容复位。前者的复位信号比较稳定，而后者容易出现抖动。因此在成本允许的范围内推荐使用芯片复位。 常用的芯片复位有MAX708S/706S系列，它们可提供高、低电平两种复位方式和电源监控能力（监控电源电压低到一定程度自动复位）。 最小系统之复位电路设计 最小系统之时钟电路设计 与时钟有关的管脚： 全局时钟 时钟电路设计尽量采用稳定的时钟电路。 最小系统之调试电路设计 与调试有关的管脚： TCK：测试时钟，所有操作都是通过这个时钟信号来驱动的。 TDO TDI：数据输出/输入的接口 TMS：测试模式选择。通过 TMS信号，可以控制 不同的状态间相互转换。TMS信号在 TCK的上升沿有效 TRST：复位信号，不采用。 最小系统之调试电路设计 最小系统之配置 与配置有关的管脚 MSEL[1..0]：用于选择配置模式。 DATA0：FPGA串行数据输入。 DCLK：FPGA串行时钟输出。 nCSO：FPGA片选信号输出。 ASDO：FPGA串行数据输出。 nCEO：下载链器件使能输出。 nCE：下载链器件使能输入。 nCONFIG：用户模式配置起始信号。 nSTATUS：配置状态信号。 CONF_DONE：配置结束信号。 最小系统之配置 CPLD器件大多采用JTAG编程方法以及直接使用编程器编程。 FPGA器件可以采用以下方式进行编程： JTAG：一次性将编程数据写入SRAM中。 主动配置（AS）：由FPGA器件引导配置操作。 被动配置（PS）：由外部控制器控制配置过程。 最小系统之配置电路 最小系统之配置电路 最小系统之配置电路 最小系统之配置电路 最小系统之配置电路 最小系统之配置电路 最小系统之配置电路 最小系统之配置电路 最小系统之配置的软件设置 最小系统之配置的软件设置 最小系统之配置的软件设置 不同后缀名的配置文件的用途 sof(SRAM Object File):对FPGA进行配置时将用到.sof文件。该文件将由软件自动产生。 pof(Programmer Object File)：该文件用来对各种Altera配置芯片进行编程，也就是该种文件将放入外部的配置芯片里面。 rbf(Raw Binary File):用于微处理器的二进制文件,只包含配置数据的内容。通常被用在外部的智能配置芯片上，如微处理器。 rpd(Raw Programing Data File):用外部编程设备对AS串行配置芯片进行在线系统编程时用的而文件，由pof文件转变而来。对于不同的AS配置芯片，其的得到的rpd大小不一样。 hex(hexadecimal file)文件:十六进制文件，是一个ASCII文件，可用在外部配置设备上 ttf(Tabular Text File)文件：与rbf文件内容一样，在每个配置数据字节间用逗号隔开。 sbf(Serial Bitstream File)文件:用BitBlaster来通过PS模式配置Flex 10k和Flex6000时用到该文件 jam(Jam File)文件：是一种以Jam器件编程语言描述的ASCII码文件。其中包含了对JTAG链中一个或多个FPGAj进行编程、配置、验证和空白校验的数据信息。 jbc(Jam Byte-Code File):与Jam文件内容一样的二进制文件。 最小系统之配置芯片 Altera的配置芯片可以分为以下三种： 1．? 增强型配置器件： EPC16,EPC8,EPC4。 ?? 2．? AS串行配置器件： EPCS64,EPCS16,EPCS4和EPCS1。 ?? 3．? 普通配置