厦大数电实验十五集成二-五-十计数器应用.docVIP

实验十五 集成二~五~十计数器应用 一、实验目的 1.掌握集成二~五~十进制计数器的逻辑功能； 2.学会集成二~五~十进制计数器的应用。 二、实验原理 1. 集成二~五~十进制计数器7490简介 集成二~五~十进制计数器内部电路如图所示，其由四个JK触发器及控制门电路组成。其中FF0为T’触发器，在CP0作用下，Q0完成一位二进制数；FF3~FF1组成异步五进制计数器，在CP1作用下，Q3Q2Q1按421码完成五进制计数；在计数集基础上，集成计数器还附加S91、S92两个置9功能端和R01、R02两个置0端，当S91S92=1时，计数器Q3Q2Q1完成置9功能；S91S92=09，R01R02=1时，计数器Q3Q2Q1完成置0功能。 2. 集成二~五~十进制计数器7490功能表 S91S92 R01R02 CP0 CP1 Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 1 × × 0 0 0 0 1 × × × 1 0 0 1 0 0 ↓ 0 Q3n Q2n Q1n 0~1 0 0 0 ↓ 000~100 Q0n 3. 集成二~五~十进制计数器7490的应用 （1）构成8421BCD十进制加法异步计数器 由于集成二~五~十进制计数器内的二~五进制计数器均为下降沿触发，故在构成十进制计数器时，只需将421码五进制加法计数器的时钟CP1接二进制计数器的输出Q0，则当Q0从1返回0时，CP1得到下降沿，使Q3Q2Q1进行加1计数，故CP0在时钟信号作用下，Q3Q2Q1Q0完成8421BCD十进制加法异步计数器。 （2）构成5421十进制加法异步计数器 当CP1在时钟信号作用下，Q3Q2Q1按421码完成五进制计数；在Q3从1返回0时，CP0得到下降，沿Q0按一位二进制计数；故CP1在时钟信号作用下，Q3Q2Q1Q0完成5421BCD十进制加法异步计数器功能。 构成8421BCD计数器 构成5421BCD计数器 （3）构成模10以内任意进制计数器 ①反馈置0法：由于集成二~五~十进制计数器具有附加异步“入1”复位端R01、R02，因此在将集成计数器构成模10（8421BCD十进制加法异步计数器、5421BCD十进制加法异步计数器）计数器基础上，适当利用计数器反馈回R01、R02，使计数器进入反馈端输出为1状态时，计数器复位，达到改变计数器计数时序，完成模10内任意进制计数功能 ②反馈置9法：由于集成二~五~十进制计数器具有附加异步“入1”置9端S91、S92，因此在将集成计数器构成模10（8421BCD十进制加法异步计数器、5421BCD十进制加法异步计数器）计数器基础上，适当利用计数器反馈回S91、S92，使计数器进入反馈端输出为1状态时，计数器置9，达到改变计数器计数时序，完成模10内任意进制计数功能. 三 、实验仪器 1.示波器1台 2.函数信号发生器1台 3.数字万用表1台 4.多功能电路实验箱1台 四、实验内容 7490管脚图 1. 构成8421BCD十进制加法异步计数器 用单脉冲P1（—）作CP0时钟，用数码管显示8421BCD十进制加法异步计数器，验证其计数功能，写出计数时序表。 2.设计模6计数器 利用“反馈置0法”设计模6计数器，并自拟实验步骤用单脉冲作为时钟进行验证；然后用频率为10KHz的TTL信号作时钟，用双线示波器观察并记录CP0、Q0、Q1、Q2、Q3波形。 ? 3.构成5421BCD十进制加法异步计数器 用单脉冲P1（—）作CP1时钟，用发光管L8L7L6L5显示5421BCD十进制加法异步计数器，验证其计数器功能，写出计数时序图。 Q0 Q3 Q2 Q1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 4.设计模7计数器 利用“反馈置9法”设计模7计数器，并自拟实验步骤用单脉冲作为时钟进行验证；然后用频率为10KHz的TTL信号作时钟，用双线示波器观察并记录CP0、Q0、Q1、Q2、Q3波形。 注：外触发选择Q2 或者Q0 示波器显示波形 5.?设计24进制计数器（8421BCD）：? 用两片7490设计24进制计数器（8421BCD），画出逻辑图。?逻辑图如下所示：? 6.?设计60进制计数器（8421BCD）：? 用两片7490设计60进制计数器（8421BCD），画出逻辑图。?逻辑图如下所示：?