[理学]数电 第5章.ppt

第6章 时序逻辑电路 6.1 概述 6.2 时序逻辑电路的分析方法 6.2.1同步时序逻辑电路的分析方法 6.2.2描述时序电路状态转换过程的方法 6.3 若干常用的时序逻辑电路 6.3.1 寄存器和移位寄存器 6.2.2 计数器 5.1 概述 ⒉ 时序逻辑电路的方框图与组成： 二、时序逻辑电路的分类 （2）按照输出信号的特点不同 ：米利(Mealy)型和穆尔(Moore)型。 5.2.1 同步时序逻辑电路的分析方法 分析步骤： ⒈ 写出各触发器的驱动方程； ⒉ 写出各触发器的状态方程； ⒊ 写出输出方程； 5. 说明逻辑功能； 6. 检查电路能否自启动。 例1：试分析图示时序电路的逻辑功能，要求：①写出驱动方程、状态方程和输出方程；②列出状态转换表；③画出状态转换图；④画出时序波形图；⑤判断电路能否自启动？ 4、列出状态转换表： 5、画出状态转换图： 6、画时序图： 例2：课本例6?2?3（P265）：分析图示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出状态转换表和状态转换图。 ⒋画状态转换表： A=0时 ⒌状态转换图： 5.3 若干常用的时序逻辑电路 5?3?1寄存器和移位寄存器 ⒉寄存器实例：四位寄存器74LS175 二、移位寄存器 1、D触发器组成的4位移位寄存器逻辑图： 时序波形图： 2、4位双向移位寄存器：74LS194A 具有置0、保持、右移位、左移位及并行输入数据的功能。 扩展：两片74LS194A扩展一片8位双向移位寄存器 5?3?2 计数器 一、计数器定义、分类； 二、用T触发器构成二进制加/减计数器的规律； 三、主要中规模计数器（74LS160/161/163）芯片介绍； 四、任意进制计数器的构成方法－计数器的设计。 一、计数器的定义、分类 ⒈定义：用来累计时钟脉冲个数的逻辑电路。 二、用T触发器构成同步二进制加/减计数器的规律 根据状态转换表得翻转规律： Q0触发器，每来一个CP，翻转一次； Q1触发器，当Q0n=1且来CP时，翻转，否则保持； Q2触发器，当Q0n =1 、 Q1n =1 且来CP时，翻转，否则保持； Q3触发器，当Q0n =1 、 Q1n =1 、 Q2n =1且来CP时，翻转，否则保持。 用T触发器实现 T触发器的状态转换规律为： T=1时，翻转；T=0时，保持。 ⒉ 用T触发器构成同步二进制减法计数器： 根据状态转换表得翻转规律： Q0触发器，每来一个CP，翻转一次； Q1触发器，当Q0n=0且来CP时，翻转，否则保持； Q2触发器，当Q0n =0、 Q1n =0且来CP时，翻转，否则保持； Q3触发器，当Q0n=0、 Q1n =0、 Q2n=0且来CP时，翻转，否则保持。 用T触发器实现 3.用T触发器构成十进制同步计数器 三、集成中规模计数器芯片介绍 1. 四位同步二进制加法计数器74LS161；(P282) 2.四位同步二进制加/减计数器74LS191； (P286) 3.同步十进制加法计数器74LS160； 4.同步十进制加/减计数器74LS190； 161的状态循环为： 160/161管脚功能说明： 四、任意进制计数器的构成方法 一 MN 思路：保证有效循环中包含M个状态。 （1） （异步清零端）：用SM使 有效。 （2） （同步预置数控制端）：用SM-1使 有效, 且预先将D3D2D1D0置为0。 例3、用74LS160实现6进制计数器。 2、预置数法：利用 （同步置数端）进行置数 例4、用74LS160实现6进制计数器。 练习：用74LS161实现6进制计数器 （2）置入最小值法：在计到SN-1使 有效， 下一状态为SN-M。 例5、用74LS160实现6进制计数器。 练习1：用74LS161实现6进制计数器 练习2：分析如下电路实现几进制计数器。 练习3：分析如下电路实现几进制计数器。 思考题： （异步置数端），如74LS191、190 191和190外部管脚排列相同，管脚图为： 预置数法：利用 （异步置数端）进行置数 （2）置入最小值法：在计到SN-1使 有效， 下一状态为SN-M-1。 二 MN 1、M＝N1×N2 例1：用两片160实现一100进制计数器。 （2）并行进位法： 2、M≠N1×N2 方法：整体置0法或整体置数法 例2：用2片160实现19进制计数器（计数器初态为0）。 0 0 0 1 作业：6.14、6.20 （2）整体置数法的步骤：和MN时的置数法类似： 6.2.2 描述时序电路状态转换过程的方法 （p347）6.6