[工学]VHDL硬件描述语言与数字系统开发第3章.pptVIP

* * 硬件描述语言与数字系统开发 第3章 硬件描述语言VHDL及其程序结构 ? VHDL及其特点 VHDL程序结构 VHDL的实体 VHDL的构造体 VHDL的库及配置 VHDL的描述风格 EDA设计描述—HDL VHDL具有强大的行为描述能力，丰富的仿真语句和库函数，对设计的描述也具有相对独立性。 Verilog语法比较自由，易学易用，最大特点是便于综合，对开发工具要求降低。 ABEL一种早期的硬件描述语言支持逻辑电路的多种表达形式，其中包括逻辑方程，真值表和状态图。 AHDL(Altera HDL) 是ALTERA公司发明的HDL,特点是非常易学易用，学过高级语言的人可以在很短的时间（如几周）内掌握AHDL。缺点是只能用于ALTERA自己的开发系统。 第3章 硬件描述语言VHDL及其程序结构 VHDL: VHSIC Hardware Description Language VHDL是美国国防部在70年代末和80年代初提出的VHSIC计划的产物。 VHSIC—Very High Speed Integrated Circuit（1982年） 由美国国防部(DOD)制定，作为各合同厂商之间提交复杂电路设计文档的一种标准方案。 VHDL 发展历史 VHDL主要特点 VHDL是一门标准化语言，适用于各种EDA设计开发工具，具有很强的可移植性。 VHDL是一门设计输入语言，将系统的行为功能用文本代码描述，充分体现了硬件电路的软件实现方式。 VHDL是一门网表语言，在基于计算机的设计环境中作为不同设计工具间相互通信的一种低级格式，可替换，可兼容。 VHDL是一门测试语言，可在设计描述的同时建立测试基准（test-bench），对设计进行功能模拟和行为仿真。 VHDL是一门可读性语言，既为计算机接受，也易被人们所理解； 既可作为设计输入，又是一份技术文挡。 此外，与其它硬件描述语言相比，VHDL具有更强的行为描述能力和更长的生命周期，已成为数字系统设计领域最佳的硬件描述语言。 VHDL程序基本结构 VHDL的基本设计单元 Entity(实体)用来说明模型的外部特征。 Architecture(构造体)用来定义模型的功能。 Library (库)用来存放已编译过的设计单元，可作为其它设计描述的共享资源。 Package(程序包)构成库的基本单元，使实体和结构体内的数据类型、常量、子程序等对于其他设计单元可见，包括包头和包体两部分。 Configuration(配置)将实体和它的构造体联系起来。 设 计 实 体 库、程序包使用说明 （LIBRARY） 实 体 说 明 （ENTITY） 构 造 体 （ARCHITECTURE) GENERIC类属说明 配 置（CONFIGURATION) PORT端口说明 构 造 体 元 素 说 明 构 造 体 功 能 说 明 实体(ENTITY) 实体(ENTITY)用来描述设计单元的外部信息，即为设计单元命名，并说明端口。 实体(ENTITY)说明语句的一般格式为： ENTITY 实体名 IS [类属参数说明] [端口说明] END 实体名； （斜体表示关键字；实体名为设计单元命名；[…]表示可选项；类属参数说明用以指定某些全局参数值；端口说明则定义了每个外部引脚的名称、模式和数据类型。） 端口说明的一般格式为： PORT（端口名{，端口名}：端口模式 数据类型； . . . 端口名{，端口名}：端口模式 数据类型）； 例如,4-7译码器的端口描述： ENTITY YMQ4_7 IS PORT (Q1,Q2,Q3,Q4 : IN BIT; Y : OUT STD_LOGIC_VECTOR(7 DOWNTO 1)); END YMQ4_7; 设计实体端口模式说明 端口模式（MODE） 端口模式（MODE）有以下几种类型： IN ；OUT；INOUT ；BUFFER 端口模式可用下图说明：（黑框代表一个设计或模块） IN OUT BUFFER INOUT 实体(ENTITY)与电路图设计中的电路元件符号(Symbol)相对