电子技术课程设计报告-多功能数字钟电路的设计与仿真精选.docxVIP

电子技术课程设计报告——多功能数字钟电路的设计与仿真上海大学机自学院自动化系电气工程及其自动化专业姓名:***学号:******指导老师:徐昱琳2015年6月26日一、任务及要求用中小型规模集成电路设计一个多功能数字钟电路，在EDA软件上完场硬件系统的仿真。多功能数字钟电路的技术指标如下：①时间以24小时为一个周期; ②数值显示时、分、秒; ③有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; ④具有整点报时功能,当时间到达整点前5秒进行蜂鸣报时; ⑤具有闹钟功能，当时间到达预设的时间进行蜂鸣闹铃；⑥为了保证计时的稳定及准确须由石英晶体振荡器提供时间基准信号。二、数字钟介绍。数字钟的构成：数字式计时器应由秒发生装置、计秒，计分，计时部分、时间显示部分、时间校正和闹钟报时等几部分组成。所涉及的电子器件主要有振荡器、加法计数器、译码器、显示器、寄存器、比较器等。其中，振荡器组成标准秒信号发生器；由不同进制的计数器、译码器和显示器组成计时，显示系统；寄存器和比较器构成定点报时系统。其结构原理图如下：三、详细的电路模块及电路设计过程如下：（1）、秒脉冲器。秒脉冲器可以产生频率为1Hz的方波信号。其精确程度直接影响到电子钟计时的精确程度。实验要求使用石英晶体振荡器作为秒脉冲器，提供时间基准信号。石英晶体构成的秒脉冲器结构图如下：CD4060由一振荡器和14级二进制串行计数器位组成。其中的振荡器与石英电路构成石英振荡器，可产生频率为32768Hz=2^15Hz的方波信号。再通过14级二进制计数器分频。通过14次分频后可产生频率为2Hz的方波信号。再将2Hz的方波信号通过D触发器进行分频，可获得频率为1Hz的秒脉冲信号。74LS74芯片介绍：74LS74是双路D 型上升沿触发器，带独立的数据（D）输入、时钟（CP）输入、设置（SD）和复位（RD）输入、以及互补的Q和Q输出。设置和复位为异步低电平有效，且不依赖于时钟输入。74LS74数据输入口的信息在时钟脉冲的上升沿传输到Q口。为了获得预想中的结果，D输入必须在时钟脉冲上升沿来临之前，保持稳定一段就绪时间。仿真中可用74LS74中的D触发器来对2Hz的方波信号进行分频以获得频率为1Hz的秒脉冲信号。最终的石英晶体秒脉冲电路如下图所示：由于Mulitisim软件不能仿真4060的晶体振荡电路，无法生成秒脉冲。故仿真电路中暂时以电压为5V，频率为1Hz的方波信号代替石英晶体振荡电路。实际中则使用上图中的石英晶体秒脉冲电路。（2）、计时电路：分和秒的计时电路由60进制的计数器构成，其中个位为十进制计数器；十位为六进制计数器。二者级联即可构成60进制计数器。小时的计时电路由24进制，其中个位为十进制计数器，只不过十位为2时个位需要满四清零；十位为二进制计数器，实现方法是个位为4，十位为2时反馈清零。二者级联即可构成24进制计数器。计数芯片选用74HC160。74HC160芯片的管脚与74HC161的管脚完全相同，不过160为10进制计数器，161位四位二进制即16进制计数器。相比之下160使用起来更简单。计数方法采用反馈清零法。分秒计时电路如下：其中IO1~8是状态输出端，接译码器；IO9是进位端，接下一个计时电路的CP端；IO10是初始CP输入端，接秒脉冲信号。U2为十进制计数器，当个位计数到9时，RCO会输出一个高电平，个位清零时高电平立即消失，其余时刻均为低电平。即刚刚到9时，会输出上升沿，刚刚清零时，输出下降沿。通过非门，则可以在刚刚清零时输出上升沿，从而实现对十位的进位。U1为六进制计数器，通过反馈清零法实现计数。当清零信号与电源VCC信号的与非即可获得进位信号。小时计时电路如下图：其中IO1~8是状态输出端，接译码器；IO9是CP输入端，接分计时器的进位端。U1为十进制计数器，当个位计数到9时，RCO会输出一个高电平，个位清零时高电平立即消失，其余时刻均为低电平。即刚刚到9时，会输出上升沿，刚刚清零时，输出下降沿。通过非门，则可以在刚刚清零时输出上升沿，从而实现对十位的进位。当小时的十位数值为2时，则U1必须满四清零，这个通过与非门U3A实现。U2为二进制计数器，实现方法个位4和十位2的同时反馈清零。这个通过与非门U3A实现。（3）、译码电路及显示电路为了能够使计时电路的状态能够变为十进制数字显示，必须要将计时电路输出的二进制数值通过译码器输出到显示器。译码芯片选择CD4511芯片。显示器选用七段数字显示器。CD4511芯片介绍：CD4511 是一片 CMOS BCD—锁存/7 段译码/驱动器，用于驱动共阴极 LED （数码管）显示器的 BCD 码。特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动共阴LED数码管。A0~A3