计数器(从0到21).docx

实验六 数控计数器（从0显示到学号后两位）一、实验目的通过数码管动态显示自己学号的最后两位，当显示到自己的学号后数码管清零并实现循环显示自己的学号。二、实验原理和内容实验内容：1在SmartSOPC实验箱上完成了LED数码管的动态显示“21”两个数字。2放慢扫描速度演示动态显示的原理过程。实验原理：数码管的八个段：a,b,c,d,e,f,g,h(h是小数点)都分别连接到SEG0-SEG7，8个数码管分别由八个选通信号DIG0-DIG7来选择，被选通的数码管显示数据，其余关闭。三、实验步骤1 启动QuartusⅡ建立一个空白工程，然后命名为count.qpf。2 新建Verilog HDL源程序文件scan_led.v，输入程序代码并保存，进行综合编译知道成功为止。3 从设计文件创建模块，有scan_led.v生成名为scan_led.bsf的模块符号文件。4 将光盘中EDA_Component目录下的int_div.bsf和int_div.v拷贝到工程目录。5 添加常量兆功能模块。6 新建图形设计文件（顶层模块）命名为count.bdf并保存。7 选择目标器件并对相应的引脚进行锁定。8 将count.bdf设置为顶层实体。对该工程文件进行全程编译处理，直到编译成功为止。9 连接硬件，下载程序。10观察LED数码管上的数字是否为29；然后修改分频模块的参数为：F_DIVF_DIV_WIDTH为25，再重新编译下载，观察这次LED数码管上显示的数据是否动起来了。四、程序代码：module count(clk,rst,dig,seg);input clk;input rst;output[7:0] dig;output[7:0] seg;reg[7:0] seg_r;reg[7:0] dig_r;reg sec;reg[7:0] dis_dat;reg[24:0] count,hour;assign dig=dig_r;assign seg=seg_r;always@(posedge clk) begin count=count+1b1; if (count==25 begin count=25d0; sec=~sec; end endalways@(posedge clk) begin case(count[17:15]) 3d0:dis_dat=hour[3:0]; 3d1:dis_dat=hour[7:4]; endcase case(count[17:15]) 3d0:dig_r=8 3d1:dig_r=8 endcaseendalways@(posedge clk) begin case(dis_dat)4h0:seg_r=8hc0; 4h1:seg_r=8hf9;4h2:seg_r=8ha4; 4h3:seg_r=8hb0;4h4:seg_r=8h99; 4h5:seg_r=8h92;4h6:seg_r=8h82; 4h7:seg_r=8hf8;4h8:seg_r=8h80; 4h9:seg_r=8h90; endcaseif((count[17:15]==3d2)sec) seg_r=8hff;endalways@(negedge sec or negedge rst)if(!rst)begin hour=24h0;endelse if(rst) begin hour[3:0]=hour[3:0]+1b1; if (hour[3:0]==4ha) begin hour[3:0]=4h1; hour[7:4]=hour[7:4]+1b4;end if (hour[7:4]==4h3) begin hour[7:4]=4h0; hour[3:0]=4h0; end endendmodule五、实验数据与结果数码管从0到21依次计数。六、实验总结 通过实验显示自己学号的最后两位21，使得自己对数码管的动态显示更加熟悉，运用更加熟练。