[信息与通信]3 可编程逻辑器件.pptVIP

3 可编程逻辑器件 3.1 概述 3.2 FPGA/CPLD的基本结构与区别 3.3 可编程逻辑器件开发流程 3.4 Altera CPLD/ FPGA简介 3.1 概述 3.1.1 可编程逻辑器件发展简史 3.1.2 可编程逻辑器件分类 3.1.3 部分CPLD/FPGA厂家 3.1.1 可编程逻辑器件发展简史 3.1.2 可编程逻辑器件分类 3.1.3 部分CPLD/FPGA厂家 3.2 FPGA/CPLD的基本结构与区别 3.2.1 FPGA的基本结构 3.2.2 CPLD的基本结构 3.2.3 FPGA和CPLD的比较 3.3 可编程逻辑器件开发流程 设计输入 设计编译 设计仿真 器件编程 3.4 ALTERA公司CPLD/FPGA介绍 3.4.1 综述 3.4.2 主流的CPLD-MAX3000A 3.4.3 CPLD的革命-MAX II 3.4.4 主流低成本FPGA-Cyclone 3.4.5 新一代低成本FPGA-Cyclone II 3.4.1 综述 3.4.2 主流的CPLD-MAX3000A （2）设计编译 检查设计错误、对逻辑进行综合、提取定时信息、在指定的Altera系列器件中进行适配分割，产生的输出文件将用于设计仿真、定时分析及器件编程。 编译功能是通过几个模块来实现： ——分析与综合模块（Analysis Synthesis）； ——适配模块（Fitter）； ——汇编模块（Assember）； ——定时分析模块（Timing Analyzer）。 各个子模块还可以独立调用。 （3）设计仿真 包括功能仿真和时序仿真。 功能仿真（前仿真）：选择器件编译之前进行的逻辑功能验证。此仿真没有延时信息，对于初步的功能检测非常方便。 时序仿真（后仿真、延时仿真）：选择具体器件并完成布局、布线之后进行的时序关系仿真。由于不同器件、不同布局、布线造成的延时不一样，因此在设计处理以后，对系统各模块进行时序仿真，分析其时序关系，估计设计的性能以及检查和消除竞争、冒险等非常必要。此仿真等同于实际电路。 （4）器件编程 将编程数据放到具体的PLD中。 Quartus II软件编程器支持四种编程模式： ——被动串行（PS）编程模式； ——JTAG编程模式； ——主动串行（AS）编程模式； ——套接字内编程模式。 1、 Altera公司的器件系列 CPLD包括： ——MAX9000； ——MAX7000； ——MAX3000A； ——MAXⅡ； FPGA包括： ——FLEX8000、FLEX6000、FLEX10K； ——ACEX1K、APEX20K、APEXⅡ、Mercury、 ——Cyclone、CycloneⅡ； ——Stratix、StratixⅡ、Stratix GX和StratixⅡGX等。 1、器件性能特点 ——高性能：采用CMOS技术，低功耗、高速；采用连续式互连结构，在整个芯片内提供快速、连续的信号延时。 ——高密度逻辑集成：300门到100万门，产品包括小规模及大规模标准逻辑器件、PLD、FPGA、ASIC。 ——较短的开发周期：QUARTUSⅡ软件开发。下图给出设计1万门逻辑所用的典型时间； ——高性能价格比： ——兆（Mega）功能模块：单个编程器实现完整的数字系统； ——在系统编程（ISP）。 1、概述 ——MAX 3000A CPLD采用0.3um CMOS工艺制造； ——可用门数为600～10000。 ——MAX 3000A系列CPLD的特性如表所示。 208 161 98 66 34 最大用户I/O 32 16 8 4 2 LAB 512 256 128 64 32 宏单 元数 10000 5000 2500 1250 600 可用 门数 EPM3512A EPM3256A EPM3128A EPM3064A EPM3032A 特性 * * ——数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成电路（VLSIC）逐步发展到今天的专用集成电路（ASIC）。 ——从可编程只读存储器（PROM）、紫外线可擦除只读存储器（EPROM）和电可擦除只读存储器（E2PROM），发展到可编程阵列逻辑（PAL）和通用阵列逻辑（GAL），今天已经发展成为可以完成超大规模的复杂组合逻辑与时序逻辑的复杂可编程逻辑器件（CPLD）和现场可编程逻辑器件（FPGA）