[信息与通信]第四章组合逻辑电路_数字电子技术.ppt

全加器的逻辑图和逻辑符号 实现多位二进制数相加的电路称为加法器。 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度不高。 2、多位数加法器 串行进位加法器 进位产生变量 进位传输变量 进位表达式 和表达式 4位超前进位加法器递推公式 集成4位超前进位加法器74HC283 74HC283结构示意图 =1 B3 A3 =1 B2 A2 =1 B1 A1 =1 B0 A0 P3 G3 P2 G2 P1 G1 P0 G0 C?1 C?1 C3 C2 C1 C0 =1 P3 S3 =1 P2 S2 =1 P1 S1 =1 P0 S0 CO 超前 进位 产生 电路 加法器扩展连接方式 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C?1 CO A0 B0 A1 B1 A2 B2 A3 B3 74HC283(0) S0 S1 S2 S3 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C?1 CO A4 B4 A5 B5 A6 B6 A7 B7 74HC283(1) S4 S5 S6 S7 0 C7 H 所有其他组合 L L L L × × × L × × L L × L L L × × × L × × L × × L × × L × × × FG P1 P2 P3 G0 G1 G2 G3 输出 输 入 74182FG输出功能表 超前进位产生器74LS182 H 所有其他组合 L L L L L FP P0 P1 P2 P3 输出 输 入 74182FP输出功能表 L 所有其他组合 H H × H × L L × Cn+x Cn P0 G0 输出 输 入 74182Cn+x输出功能表 × × L P0 × L × G0 L 所有其他组合 H H H × × H × L L L × × Cn+y Cn P1 G1 输出 输 入 74182Cn+y 输出功能表 74182Cn+z 输出功能表 L 所有其他组合 H H H H × × × H × × × L × × L L × L L L × × L × × L × × L × × × Cn+z Cn P0 P1 P2 G0 G1 G2 输出 输 入 1.3.2 带符号二进制数的减法运算 二进制数的最高位（即最左边的位）表示符号位，且用0表示正数，用1表示负数，其余部分为数值位。例如： (+11)D=(0 1011)B (?11)D=(1 1011)B 1、二进制数的补码表示 基数为R，位数为n的原码N，其补码为： (N)补=Rn ? N 即： ? N=(N)补? Rn 因此，减法运算可以变为加法运算来进行。以十进制数为例： 8 ?2=8+(2)补?10=8+8 ? 10=6 82 ?46=82+(46)补?102=82+54 ? 100=36 当考虑负数情况时，带符号二进制补码的计算方法如下： 补码或反码的最高位为符号位，正数为0，负数为1。 当二进制数为正数时，其补码、反码与原码相同。 当二进制数为负数时，将原码的数值位逐位求反（即得到反码），然后在最低位加1得到补码。 4位带符号二进制数的原码所表示的数值范围： ? 7～+7 4位带符号二进制数的反码所表示的数值范围： ? 7～+7 4位带符号二进制数的补码所表示的数值范围： ? 8～+7 以此类推，对于n位带符号二进制数的原码、反码和补码的所表示的数值范围分别为： 原码 ? (2n ?1) ～ +(2n ?1) 反码 ? (2n ?1) ～ +(2n ?1) 补码 ? (2n ) ～ +(2n ?1) 2、二进制数补码的减法运算 采用补码的形式可以很方便的进行带符号二进制数的减法运算，即，两个数的减法，可以变成它们补码的相加。