1 中断定义2 中断分类3 中断标志寄存器和中断屏蔽寄存器4 中.ppt

Free template from 1. 中断定义 2. 中断分类 3. 中断标志寄存器和中断屏蔽寄存器 4. 中断响应过程 5. 重新映射中断向量地址 6. 中断和中断向量表 7. 复位中断 本节主要内容 中断系统是DSP应用系统实现实时操作、多任务和多进程操作的关键部分。 C54x的中断系统根据芯片型号的不同，提供了24~30个硬件及软件中断源，分为11~17个中断优先级，可实现多层任务嵌套。 中断：CPU正处理某件事情(执行程序)时，外部发生了某一事件并向CPU发信号请求去处理，CPU暂时中断当前工作，转去处理这一事件(进入中断服务程序ISR)，处理完再回来继续原来的工作。 一、C54x 中断系统概述 （一）定义 * 实现这种功能的部件称为中断系统。 * 产生中断的请求源称为中断源。 硬件和软件驱动都可以使C54x 产生中断。 硬件中断是由外围设备信号产生的中断，有两种形式： 受外部中断信号（A/D、D/A及其他处理器）触发的外部硬件中断 由片内外设电路（定时器、串行口、HPI等）引起的内部硬件中断 软件中断一般由程序指令（INTR、TRAP、RESET等）引起。 （二）硬件中断和软件中断 （三）中断优先级 软件中断不分优先级。 硬件中断有优先级。当多个硬件中断同时触发时，C54x按照它们的优先级顺序进行处理，优先级较高的中断会被先处理（1表示最高优先级）。 在一个实际DSP应用中，不同的中断可能在任何时间或相同时间发生，因此，必须划分中断的优先级，ISR按照这个次序执行。故通常对每个中断类型设置一个中断优先级。 表1 VC5402的30个中断和16个优先级 表1 VC5402中断和优先级（续） 二、中断分类 C54x 的中断可分两类：可屏蔽中断和不可屏蔽中断 可屏蔽中断----可通过软件屏蔽或使能。 受ST1中全局中断屏蔽位INTM和中断屏蔽寄存器IMR中相应位的 影响。 当INTM=0时，IMR中某位为1，则开放相应中断。 C54x最多可以支持16个用户可屏蔽中断（SINT15~SINT0）。 INT3~INT0（外部中断） BRINT0/1、BXINT0/1（串行口中断） TINT0、TINT1（定时器中断） DMAC4、DMAC5（DMA中断） HPINT（HPI中断） VC5402的13个可屏蔽中断： 有些中断有两个名称，可以通过软件或硬件进行初始化。 非屏蔽中断---总是响应 包括所有的软件中断和RS、NMI。 RS对C54x所有操作方式产生影响。 NMI中断不会对C54x的任何操作方式产生影响。但其中断响应时，所 有其他中断将被禁止。一般被分给时间关键的中断资源。 表1 VC5402中断和优先级 非屏蔽中断 表1 VC5402中断和优先级（续） 可屏蔽中断 三、IFR 和IMR 中断标志寄存器IFR和中断屏蔽寄存器IMR 都是存储器映射的CPU寄存器MMR。 1.中断标志寄存器 IFR对各硬件中断进行标志，当一个中断出现时，IFR中的相应的中断标志位置1，直到被CPU识别为止。 定时器中断1标志 7 外部中断0标志 0 外部中断3标志 8 外部中断1标志 1 HPI中断标志 9 外部中断2标志 2 缓冲串口接收中断1标志 10 定时器中断0标志 3 缓冲串口发送中断1标志 11 缓冲串口接收中断0标志 4 DMA通道4中断标志 12 缓冲串口发送中断0标志 5 DMA通道5中断标志 13 保留或DMA通道0中断标志 6 保留位，总是0 15～14 功能 位 功能 位 2.中断屏蔽寄存器 定时器中断1屏蔽位 7 外部中断0屏蔽位 0 外部中断3屏蔽位 8 外部中断1屏蔽位 1 HPI中断屏蔽位 9 外部中断2屏蔽位 2 缓冲串口接收中断1屏蔽位 10 定时器中断0屏蔽位 3 缓冲串口发送中断1屏蔽位 11 缓冲串口接收中断0屏蔽位 4 DMA通道4中断屏蔽位 12 缓冲串口发送中断0屏蔽位 5 DMA通道5中断屏蔽位 13 保留或DMA通道0中断屏蔽位 6 保留位，总是0 15～14 功能 位 功能 位 IMR主要用来使能或禁用除RS和NMI外的硬件中断。 若ST1中INTM=0，IMR中某位置1，即开放相应中断。 四、中断响应过程 C54x的中断控制主要是屏蔽某些中断，避免其他中断对当前运行 程序的干扰，以及防止同级中断之间的响应竞争。 中断处理过程可分三个阶段： 1. 中断请求 2. 中断响应 3. 中断执行 一个中断由硬件设备或软件指令请求。 如果请求的中断是可屏蔽中断，则不管该中断是否被处理器