8阶FIR滤波器的实现ppt.pptVIP

下载本文档

69
0
约4.38千字
约 19页
2018-03-02 发布于江西
举报
版权申诉

8阶FIR滤波器的实现ppt.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

8阶FIR滤波器的实现ppt

课程设计展示 8阶FIR滤波器朝鲁学号：2803003021 实验内容利用Matlab观察指定系数的频谱设计一个8阶数字低通滤波器，利用DDS IP core 来产生不同频率的信号源结果利用Chipscope进行验证 FIR原理图 FIR原理图简化为 FIR滤波器—流程 1、设计4位加法器：用超前进位加法器； 2、使用4位加法器为模块设计16位加法器； 3、设计submodule实现一次乘和两次加以及延时操作； 4、将设计好的submodule0、submodule1、submodule2、submodule3级联起来;5、测试设计的正确性，添加信号源：添加DDS(Direct Digital Synthesis) 4位CLA加法器 Gi=Ai and Bi ---------① Pi=Ai xor Bi ----------② Si=Pi xor Ci-1-----------③ Ci=Gi or PiCi-1--------④ 4位CLA加法器 architecture Behavioral of adder_4bit is signal sig_A , sig_B ,sig_S :std_logic_vector (3 downto 0); signal sig_Cin , sig_Cout : std_logic ; signal sig_C : std_logic_vect or(3 downto 0) ; signal sP : std_logic_vector(3 downto 0) ; signal sG : std_logic_vector(3 downto 0) ; begin sig_A = A ; sig_B = B ; sig_Cin = Cin ; sP = sig_A xor sig_B ; sG = sig_A And sig_B ; sig_C(0)=sG(0) Or (sP(0) And sig_Cin) ; sig_C(1)=sG(1) Or (sP(1) And (sG(0) Or (sP(0) And sig_Cin))) ; sig_C(2)=sG(2) or (sP(2) And (sG(1) Or (sP(1) And (sG(0) Or (sP(0) And sig_Cin))))); sig_C(3)=sG(3) Or (sP(3) And (sG(2) Or (sP(2) And (sG(1) Or (sP(1) And (sG(0) Or (sP(0) And sig_Cin))))))); sig_S(0) = sP(0) Xor sig_Cin ; sig_S(1) = sP(1) Xor sig_C(0) ; sig_S(2) = sP(2) Xor sig_C(1) ; sig_S(3) = sP(3) Xor sig_C(2) ; S = sig_S ; Cout = sig_C(3) ; end Behavioral; 16位加法器 architecture Behavioral of adder_16 is signal C: std_logic_vector(2 downto 0); component adder_4bit is port( A : in std_logic_vector(3 downto 0); B : in std_logic_vector(3 downto 0); Cin : in std_logic; S : out std_logic_vector(3 downto 0); Cout : out std_logic); end component; begin u1:adder_4bit port map (A(3 downto 0),B(3 downto 0),Cin,S(3 downto 0),C(0)); u2:adder_4bit port map (A(7 downto 4),B(7 downto 4),C(0),S(7 downto 4),C(1)); u3:adder_4bit port map (A(11 downto 8),B(11 downto 8),C(1),S(11 downto 8),C(2)); u4:adder_4bit port map (A(15 dow