第2章atms320c54x硬件结构.ppt

第2章 TMS320C54x的硬件结构 2.1 TMS320C54x的基本结构 2.2 TMS320C54x的主要特性和外部引脚 2.3 TMS320C54x的内部总线结构 2.4 TMS320C54x的中央处理器 2.5 TMS320C54x的存储空间结构 2.6 TMS320C54x的片内外设电路 2.7 TMS320C54x的系统控制 2.8 TMS320C54x的外部总线 2.1 TMS320C54x的基本结构 TMS320C5000系列DSP是目前应用最广泛的定点DSP，它的运算速度比C2XX快5-8倍，片内RAM较大，种类繁多。这一系列新型号的推出速度很快，早期的TMS320C541/542等5V的C54X系列型号已被目前流行的TMS320VC5402/VC5410等低压C54XX系列型号所取代。具有Viterbi译码功能和极低的功耗，特别使用于蜂房电话、个人终端、寻呼、IP电话、便携式移动终端。 TMS320C54X系列为单时钟周期指令，其指令速度在100MIPS以上。最新的C55XX速度更高，片内资源更丰富，有双倍数量的乘法器和加法器。在片内结构上，C54X、C54XX、C55XX有类似之处，差异也较多，而指令集是一致的，便于程序源代码的相互移植，但由于片内资源不同，硬件上不兼容，程序移植时还要进行相应修改。大体上说，软件从低档的C54X向C54XX移植较容易，但要对存储器地址等做调整，这可以在链接命令文件(.cmd)中完成。 中央处理器CPU：DSP芯片的核心，在一个周期内对数据进行高速的算术运算和逻辑运算。 内部总线结构：8组16位总线，实现流水线并行数据处理。 特殊功能寄存器：26个特殊功能寄存器对片内各功能模块进行管理、控制、监视，位于具有特殊功能的RAM区。 数据存储器RAM： DARAM——双寻址RAM，在一个指令周期内可以进行两次存取操作，一次读出和一次写入。 SARAM——单寻址RAM，在一个指令周期内，只能进行一次存取操作。 程序存储器ROM：程序空间可以定义在ROM上或RAM上，当需要高速运行时，可把片外ROM中的程序调入片内RAM，提高运行速度，增强系统的抗干扰性能。 I/O口：BIO （输入引脚）用来监测外部设备的工作状态；XF（输出引脚）用来发信号给外部设备。另外，HPI和串行口可以设置为I/O口，64K字的I/O空间可以构成片外外设的控制电路。 串行口：有四种串行口——SP、BSP、McBSP、TMD。 主机接口HPI：用于DSP与其他总线或CPU的通信。信息可以通过片内存储器与主机进行数据交换，有8位标准HPI接口、8位增强型HPI接口、16位增强型HPI接口。 定时器：软件可编程的计数器，用来产生定时中断。 中断系统： 硬件中断是由外围设备（片外和片内）信号引起的中断；软件中断是由程序指令（INTR、TRAP、RESET）所引起的中断。 2.2 TMS320C54x的主要特性和外部引脚 CPU 先进的多总线结构。片内三套16bit数据总线CB、EB、DB和一套程序总线PB以及对应的四套地址线CAB、DAB、EAB、PAB（4套总线可同时操作）； 40bit算术逻辑运算单元（ALU），包括40bit桶形移位寄存器和2个40bit累加器A和B，可以分为两个16bit数据通道。 17bit×17bit并行乘法器与40bit专用加法器相连，可以在单周期内完成乘、加运算各一次(MAC)。 比较、选择、存储单元（CSSU），有助于实现Viterbi蝶形算法（用于FFT运算）。 指数编码器可以在单个周期内计算40bit累加器中数值的指数。 双地址生成器，包括8个辅助寄存器（AR0-AR7）和两个辅助寄存器算术运算单元（ARAU）。 存储器 程序存储器可扩展到8M、数据存储器和I/O空间各64 K字。 片内 ROM，可配置为程序存储器和数据存储器，包括压扩表、256点正弦表、引导程序。 片内RAM有两种类型，双寻址DARAM和单寻址SARAM。 指令系统 支持单指令重复和块指令重复操作。 程序空间和数据空间的数据块移动指令。 可对32位的长字操作。 一个指令内可以读入2-3个操作数。 支持流水操作：预取指、取指、译码、访问、读数、执行。 运算指令和存取指令并行执行。 支持条件存储指令。 延迟跳转和从中断快速返回指令。 软件堆栈。 片内外围设备 软等待产生器、数据组间切换可编程选项。 带有内部振荡器或外部时钟源的片内锁相环(PLL)，具有分频和倍频功能。 支持全双工操作的串行口，可进行8位或16位串行通信。分为单通道同步串行口SP、带缓冲器单通道同步串行口BSP、并行带缓冲器同步串行口McBSPs及时分多通道带缓冲同步串口TMD。 带4位预定