嵌入式复习题-FPGA.docVIP

复习题 （分值：分） 试解释数字信号处理的实时性特性，指出判定系统实时性的标准，并给出具体例子。 （分值：分） 解释如下概念： 环路边界（loop bound）. （分值：分） 迭代边界（iteration bound）. （分值：分） 观察图中给出的DFG，指出该DFG的各个环路的环路边界，并计算迭代边界。（分值：分） 3. （分值：分） 假设本题信号流图（SFG）中每个结点的计算时间为1u.t， 解释概念：关键路径（critical path）；（分值：分） 计算图(a)中的关键路径；（分值：分） 如图(b)所示，电路中插入了3个额外的延迟元件（delay element），计算该电路的关键路径。并分析该电路是否实现了流水线设计？如果没有实现，请给出关键路径为2 u.t的流水线设计。（分值： 分） （分值：分） 考虑如下三种情况，分别给出利用展开技术缩短采样周期的方法。 DFG中的某个节点的计算时间大于T∞； 迭代边界不是整数个单位时间 ； 最长的节点计算时间大于迭代边界 T∞且 T∞ 为非整数个单位时间。 （分值：分） 观察图中的DFG，现有重定时（retiming）解R1 = {r(1) = 0, r(2) = 1, r(3) = 0, r(4) = 0}和R2 = {r(1) = 0, r(2) = ?1, r(3) = 0, r(4) = 0}，试分析哪一个解为可行解，并根据可行解画出重定时的DFG。 5. （分值：分） 说明展开（unfolding）算法的步骤；（分值：分） 对图中的DFG进行展开因子为3的展开操作，并画出展开后的DFG。（分值：分） 6. （分值：分） 分别给出插入流水线和割集重定时的方法，并分析两种方法的异同。 3