怎样用Altium设计FPGA.ppt

4 怎样用Altium设计FPGA STEP1: 创建项目 * * FPGA设计流程： 创建项目 用VHDL程序实现特殊模块 生成原理图元件符号和元件库 创建原理图 创建VHDL测试平台 测试参数设置 项目编译 项目仿真 1. 点击：File\New\Project\FPGA Project 2. 为项目命名 STEP2: 用VHDL程序实现特殊模块： 1. 创建VHDL空白文件: 2. 为新的文件命名: 3.写入VHDL程序： STEP3: 生成原理图元件符号和元件库 1. 创建项目的VHDL元件库 2. 为新的元件库文件命名: 3. 添加VHDL文件到元件库 添加的顺序即为编译的顺序,可在编辑区用鼠标左键更改 4. 编译元件库中VHDL文件 在编辑区右键点击 选择编译标准 查看编译信息 5. 创建项目元件库 点击 STEP4: 创建原理图 1. 创建项目的原理图 2. 为新的文件命名: ３. 添加元件 在编辑区右键点击 点击 选择 选中要添加的元件 　　在图纸相应位置放好元件，可重复放置，点鼠标右键取消当前元件放置状态 同样的方法放置其他的元件 在编辑区右键点击 ４. 放置输入输出端口 在端口处于放置状态时，按Tab键修改端口属性： 端口名称 端口方向 端口属性 文字对齐方式 注意：修改端口风格需要先取消端口方向选项 在编辑区右键点击并选择 取消勾选 ５. 为已放置好的元件连线 导线 总线 节点 总线分支 网络标号 地和电源 放置元件 放置端口 ５. 根据VHDL创建图纸符号 点击 选择要生成的VHDL文件 图纸符号属性对话框 STEP5: 创建VHDL测试平台 1. 从原理图创建VHDL程序: 2. 从产生的VHDL程序创建测试平台: 产生的测试平台文件 点击创建测试平台文件命令 STIMULUS0:process begin ENABLE=1; CLEAR=1; wait for 5 ns; clear=0; end process; CLK0:process begin clock=1; wait for 10 ns; clock=0; wait for 10 ns; end process; 保存测试平台文件: 根据仿真情况修改测试平台文件: 可以一次性在仿真测试平台中添加（用 wait for语句分段）进行一次性仿真。也可以每次只仿真一种状态，多次修改测试平台文件，多次仿真。 STEP6: 项目仿真 点击进入仿真项目选项设置 注意: 名称为所需仿真的VHDL测试文件的实体名和结构体名对应 1. 设置仿真参数: 2.设置FPGA优先选项参数:一般为默认 3. 仿真初始化: 编译相关的VHDL文件 将需要仿真的VHDL文件打开 查看编译信息 编译项目 打开编辑仿真信号 勾选希望在波形窗口中看到的信号 点击完成 打开仿真面板