原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
模型机组成与程序运行实验
模型机组成与程序运行实验
一、预习
预习实验资料，根据书上电路，弄懂实验原理。
二、实验报告
1.实现方式：VHDL语言完成，打包生成bdf文件，完成下载验证
2.波形仿真
（仿真总图）
仿真参数：end time 16 us；grid size100ns
仿真波形图：（A:55-0D,B:8A-0E,C:F0-0F;运算：!(（A+B）and C)，计算结果为：2F
初始化.执行LDA（001）（将0D地址中内容55送R5）
执行ADD（110）（将0E地址中的内容8A与R5相加，结果送R5）
执行STA（010）（将R5的内容DF送地址10H单元）
执行OUT（011）（将10H地址单元内容送数据总线）
执行AND（111）（将R5的内容DF和0F单元内容F0相与，结果D0送R5）
执行COM（100）（将R5内容D0取反送R5）；
最后执行JUMP（101）（将程序无条件转移到地址00H单元）
3.下载验证总图
三、实验日志
实验思考题
1.给定一个复合运算式子，指令码IR[7..5]与八位BUS总线对应情况。
写出七条指令新的指令码
写出复合运算执行mif文件
修改模型机电路调试程序以实现复合运算
例：已知A=55h,B=8Ah,C=F0h；IR[7..5]对应BUS8,BUS1,BUS３；
写出(A plus /B)^(/(/C plus B))的mif文件，并在模型机上实现。
【答】该实验采用的是VHDL语言方式完成的，所以，IR[7..5] 的改动对实验没有影响，只不过在给存储器预设指令时要重写。
RAM地址 内容
00H 20H
01H 1EH
02H 80H
03H 40H
04H 20H----------------存储数据/B (75H)
05H 20H
06H 1DH
07H C0H
08H 20H
09H 40H
0AH 21H----------------存储数据A+/B (CAH)
0BH 20H
0CH 1FH
0DH 80H
0EH 40H
0FH 22H----------------存储数据/C (0FH)
10H 20H
11H 1EH
12H C0H
13H 22H
14H 80H
15H E0H
16H 21H
17H 40H
18H 23H----------------存储数据(A+ /B)^(/(/C+ B)) (42H)
19H 60H
1AH 23H
1BH A0H
1CH 00H
1DH 55H----------------存储数据A
1EH 8AH----------------存储数据B
1FH F0H----------------存储数据C
计算结果：(A plus /B)^(/(/C plus B))=42H
2. 进程ct1、ct2、ct3、ct4功能划分依据是什么？
ct1：微序列控制器下址跳转。
ct2：实现各种指令，主要集中在实现从存储器或者寄存器释放数据到总线上。
ct3：完成各种指令，从总线上装载数据到相应的存储器或者寄存器中。
ct4：生成下址，判断下址生成方式，根据不同的方式生成下址。
3. VHDL中如何定义并初始化RAM？
type ram is array(0 to 37) of std_logic_vect
文档评论（0）