微机原理cap4.ppt

APB桥的传输过程 锁存地址并在整个传输过程中保持其有效，直到数据传送完成。 地址译码并且生成一个外部选择信号PSELx，在一次传输期间只有一个选择信号有效. 写传送时驱动数据到APB总线上。 读传时驱动APB数据到系统总线上。 为传送触发使能信号PENABLE，使其有效。 APB桥的功能 总线设计要素 信号线类型 专用信号线 复用信号线 总线仲裁方法 集中仲裁 分布仲裁 总线定时方法 同步 异步 总线宽度 地址总线宽度 数据总线宽度 数据传输类型 读/写/读-修改-写/写后读/块传输（联系传输） * 4.2.2 PCI总线 Peripheral Component Interconnect，外部设备互连总线，在CPU与外设之间提供了一条独立的数据通道，使得每种设备都能直接与CPU联系，支持即插即用 PCI总线信号 必备的PCI总线信号包括地址信号、数据信号、接口控制信号、错误报告信号、仲裁信号和系统信号 可选的PCI总线信号包括64位总线扩展信号、接口控制信号、中断信号、Cache支持信号和边界扫描信号 * PCI总线架构 PCI总线是多层次总线 * PCI总线插座示意图 根据电源电压和位数不同分为4种 长插槽188针，短插槽124针 * PCI插槽实物照片 * PCI总线信号 * 必备的PCI总线信号 地址和数据信号 AD[31:0]，32位地址/数据复用双向三态 C/BE[3:0]，总线命令（16种）和字节使能多路复用三态，低有效 接口控制信号 FRAME，帧周期信号，低电平有效 IRDY，主设备准备好信号，低电平有效 TRDY，从设备准备好信号，低电平有效 STOP，从设备要求主设备停止当前数据传输，低电平有效 IDSEL，初始化设备选择，输入 DEVSEL，设备选择信号，低电平有效 * 必备的PCI总线信号（续） 错误报告信号 PERR，报告数据奇偶检验错，低电平有效 SERR，系统出错信号，低电平有效 仲裁信号 REQ，总线占用请求信号，低有效 GNT，总线占用允许信号，低有效 系统信号 CLK：时钟，输入 RST，复位，输入 * 可选的PCI总线信号 64位总线扩展信号 AD[64:32]，扩展的32位地址和数据复用线，双向三态 C/BE[7:4]，双向三态，低电平有效 REQ64，64位传输请求（由主设备驱动），低电平有效 ACK64，64位传输认可（从设备驱动），低电平有效 PAR64，奇偶校验，低电平有效 接口控制信号 LOCK，锁定信号，低电平有效 中断信号 INTA/INTB/INTC/INTD，中断信号，低电平有效 * 可选的PCI总线信号（续） 支持Cache信号 SBO，试探返回信号，低电平有效，输入或输出 SDONE，监听完成信号，低电平有效 边界扫描信号 TDI，数据输入 TDO，数据输出 TCK，时钟 TMS，模式选择 TRST，复位 * PCI总线命令表 C/BE[3:2]? 命令类型说明 0 0 0 0 中断应答（中断识别） 0 0 0 1 特殊周期 0 0 0 0 I/O读（从I/O口地址中读数据） 0 0 1 1 I/O写（向I/O口地址空间写数据） 0 1 0 0 保留 0 1 0 1 保留 0 1 1 0 存储器读（从内存空间映像中读数据） 0 1 1 1 存储器写（从内存空间映像中写数据） 1 0 0 0 保留 1 0 0 1 保留 1 0 1 0 配置读 1 0 1 1 配置写 1 1 0 0 存储器多行读 1 1 0 1 双地址周期 1 1 1 0 存储器读一行 1 1 1 1 存储器写并无效 * P122表4-7 PCI总线读时序 突发读时序，可连续多字节操作 * T （P123图4-23） * 4.2.3 异步串行通信总线 串行总线 是实现数据按位串行传输时所必需的各种信号线的总和。通 常只需1条或2条数据线进行数据传输。没有地址总线、控制 总线 串行总线主要特点 总线规模小，特别适合用于远距离通信。 串行通信接口 COM口： RS-232、RS-485 串行通信接口 （系统外总线） USB（通用串行总线）接口 SPI（串行外围接口）/QSPI（队列串行外围接口） 串行扩展接口 （设备内器件间的互联接口） I2C（集成电路器件间接口） Microwire（SPI的精简接口） 串行总线技术特点 传输方式 单工 半双工 全双工 * 串行通信传输速率 比特率(bps)：系统单位时间内传送有效二进制数据的位数 波特率：系统每秒钟能传输的离散信号的数目 注：在计算机通信中物理意义是相同的 串行总线技术特点 串行总线技术特点 串行通信控制方式