安徽大学考研数字逻辑电路设计历年真题答案.pdfVIP

2001 年招收攻读硕士学位研究生入学考试试题答案 一、函数化简 （10分） 已知：F (A,B,C,D) m(0,1,2,5,6,8,10,15) 1 F (A,B,C,D) ACDBCBD AB ACBC 2 F F 求：（1） 和 的最简与或表达式； 1 2 （2）用卡诺图求F F F 的最简与或表达式。 1 2 参考答案：（1）F BD ACD ACD ABCD 1 F CB AC 2 （2） F ABDABDABDACD 二、根据各题要求，画出相应波形。（统考全做，单独命题考试任选两题）（15分） 参考答案： 三、下图所示各电路能否完成指定功能？若不能请在原电路基础上加以修正。（15分） 此电路完成的是Y AB 四、分析题 （统考全做，单独命题考试任选两题）（20 分） （2） 图（b）电路中，已知74138为3-8线译码器，74148为8-3线优先编码器，输入的GG G 3 2 1 为三位格雷码，试填写真值表，概述电路功能。 根据电路图画出的真值表如下： 根据电路图，我们可以看出电路的输出从最大减小到最小。 （3）分析图 （c）电路功能 ①在不考虑 总清零情况下，两片74161的 端分别构成什么计数器？模为 CR Q Q Q Q D C B A 多少？画出状态转换图。 ②两片74161以及总清零控制电路共同构成的计数器模为多少？阐明理由。 参考答案：这类题目在书中的第六章有类似的习题。在那里可以练习一下。 ①在不考虑总清零的情况下，Ⅰ、Ⅱ分别构成模10计数器，状态转换图省略。 ②在Ⅰ重新置数时，正好CT置1，Ⅱ开始计数。在Ⅰ完成一个循环，Ⅱ计数一次。当Ⅱ 计数10次后，QA，QB为1。Ⅰ中QB为1时，此时计数4次。Ⅰ计数1010 100 ，Ⅱ中 计数10，Ⅰ在计数4次，CR为0，则清零。则共同构成的计数器的模为104。 五、设计题 （25分） （2）试用4位全加器设计一个将余3码转换成8421BCD码的电路。 参考答案：将余3码转换成8421BCD码，需要在余3码的基础上加1101，即可转换为8421BCD 码。因此，可采用4位全加器，8421BCD码作为一组数据输入端的输入，另一组数输入端接 上恒定常数1101，输出F ~ F 即为8421码。电路如下： 3 0 2002 年招收攻读硕士学位研究生入学考试试题答案 一、写出下列各电路的逻辑表达式 （20分） 参考答案： 2 全加器 F A B  C C (A B )C  A B i i i i1 i i i1 i i S AB0 F S 1 C AB C i i i i 3 当A 0 时，TG导通 F 0B B ；当A 1时，TG截止 F 1B B 3 3 4 F ABC ABC (A B) C 4 5 F ABCD ABCD ABCD ABCD