[经济学]第1章FPGA概述-新教材.ppt

LUT示例 * 第1章 FPGA概述 重点 FPGA的基本工作原理 FPGA的芯片结构 IP核简介 FPGA常见技术 FPGA——Field Programmable Gate Array 现场可编程门阵列 (1)侧重于低成本应用、容量中等、性能可以满足一般逻辑设计要求的Spartan系列 Xilinx的FPGA产品主要分为两大类： FPGA市场占有率最高的两大公司Xilinx和Altera FPGA——属于专用集成电路芯片 ASIC (2)侧重于高性能应用、容量大、性能可满足各类高端应用的Virtex系列 查找表(Look-Up-Table)结构 查找表(Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成是一个有4位地址线的RAM。当用户通过原理图或HDL语言描述一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能结果，并把真值表(即结果)写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址去进行查表，找出地址对应的内容，然后输出即可。 1.1 FPGA的基本工作原理 芯片组成 1.2 FPGA的芯片结构 主要有可编程输入/输出单元、基本可编程逻辑单元、内嵌SRAM、布线资源、底层嵌入功能单元和内嵌专用单元等 。 1.可编程输入输出单元（IOB） IOB单元是芯片与外界电路的接口部分，可完成不同电气特性下对输入/输出信号的驱动与匹配要求. FPGA的IOB被划分为若干个组(Bank)，每个Bank的接口标准由其接口电压VCCO决定，一个Bank只能有一种VCCO，但不同Bank的VCCO可以不同。只有相同电气标准的端口才能连接在一起，要求VCCO电压相同是接口标准的基本条件。 典型的IOB内部结构示意图 2.可配置逻辑块(CLB) CLB是FPGA内的基本逻辑单元 . CLB的实际数量和特性会依据器件的不同而不同，但是每个CLB都包含一个可配置开关矩阵，此矩阵由选型电路(多路复用器等)、触发器和4或6个输入组成。 典型的CLB结构示意图 在Spartan-Ⅱ和E系列中，每个CLB含有两个切片（Slice）,每个Slice包括两个LC。 Slice内部结构如图所示，Look-Up Table（LUT），Carry and Control Logic（CCL，进位控制逻辑）。除了4个基本的LC外，在CLB模块中还包括附加逻辑和运算逻辑。CLB模块中的附加逻辑可以将2个或4个函数发生器组合起来，用于实现更多输入的函数发生器。 3. 数字时钟管理模块（DCM） Xilinx推出的FPGA可提供数字时钟管理和相位环路锁定。 DCM的主要优点在于： ①可实现零时钟偏移（Skew），消除时钟分配延迟，并实现时钟闭环控制。 ②时钟可以映射到PCB上用于同步外部芯片，这样就减少了对外部芯片的要求，而将芯片内外的时钟控制一体化，以利于系统设计。 DCM模块的关键参数：输入时钟频率范围、输出时钟频率范围和输入/输出时钟允许抖动范围等。 4.嵌入式块RAM（BRAM） 大多数FPGA都具有内嵌的块RAM，这大大拓展了FPGA的应用范围和灵活性。 块RAM可被配置为单端口RAM、双端口RAM、内容地址存储器（CAM）以及FIFO等常用的存储块。在实际应用中，芯片内部块RAM的数量也是选择芯片的一个重要因素。 单片块RAM的容量为18 kb，可以将多片块RAM级联起来形成更大的RAM。 5.丰富的布线资源 布线资源连通FPGA内部的所有单元，而连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。 根据工艺、长度、宽度和分布位置的不同，可将FPGA芯片的内部布线资源划分为四个不同的类别：第一类是全局布线资源； 第二类是长线资源； 第三类是短线资源； 第四类是分布式的布线资源。 6.底层内嵌功能单元 内嵌专用硬核是相对于底层嵌入的软核而言的，硬核（Hard Core）使FPGA具有强大的处理能力，等效于ASIC电路。 IP（Intelligent Property）核 1.3 IP核简介 是具有知识产权的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。 IP核的提供方式上看，通常将其分为软核、硬核和固核这三类。从完成IP核所花费的成本来讲，硬核代价最大；从使用灵活性来讲，软核的可复用性最高。 其优点是灵活性高，可移植性强，允许用户自配置。其缺点是对模块的预测性较低，在后续设