VerilogHDL数字设计实训教程第2章接口类实训项目教材教学课件.pptVIP

2.3 按键处理 2. 设计说明 2.3 按键处理 3. 设计模块 图2-13 键盘模块端口框图 2.3 按键处理 3. 设计模块 功能1的设计实现比较简单，读者可以直接阅读例2-3所示代码。 功能2可以使用4个模块实现： 模块U1实现分频，输入clk为50MHz，输出clk_100Hz为100Hz； 模块U2用于检测按键并根据按键代表的功能得到相应的信息； 模块U3则将获取的信息转换成位控码和段控数据； 模块U4则用于将段控数据转换成段控码，于是段控码和位控码共同控制数码管的显示输出。 2.3 按键处理 4. 代码说明 例2-3的程序说明： （1）本程序没有处理按键抖动，按键抖动有可能会造成按键响应不准确。 （2）对于数码管的初始显示值，本程序没有作任何说明，所以将程序下载到开发板后数码管可能显示乱码。当按下按键后，则会按要求显示。 2.3 按键处理 4. 代码说明 例2-4的程序说明： （1）模块key_f2_top调用了4个模块，模块divf_key用于实现分频，输入clk为50MHz，输出clk_100Hz为100Hz；模块key_f2用于检测按键并根据按键的功能获得相关信息；模块key_f2_wei则将获取的信息转换成位控码和段控数据；模块Decode_8S则用于将段控数据转换成段控码，于是段控码和位控码共同控制数码管的显示输出。例2-4