VerilogHDL数字设计实训教程第3章数字系统应用类实训项目教材教学课件.pptVIP

3.3 求最大公因数设计 2. 设计说明 图3-9 状态图转换模板 3.3 求最大公因数设计 2. 设计说明 图3-10求最大公约数的状态图（左）及化简后的状态图（右） 3.3 求最大公因数设计 3. 设计模块 图3-11 GCD模块端口框图 3.3 求最大公因数设计 3. 设计模块 使用4个模块实现： 模块U1为分频器，得到200Hz的频率，该频率用于U2、U3、U4等模块； 模块U2使用按键来设置参与运算的2个数据； 模块U3根据求最大公因数的算法，完成运算，并将结果转换成适宜在LCD上显示的数据； 模块U4实现将结果显示在液晶屏上。 3.3 求最大公因数设计 4. 代码说明 （1）在gcd_top模块中，可以看到调用了4个模块。模块divf_gcd为分频器，得到200Hz的频率，该频率用于key_gcd 、gcd 、lcd_gcd等模块；模块key_gcd实现求最大公因数的算法，完成运算，并将结果转换成适宜在LCD上显示的数据；模块lcd_gcd 实现将结果显示在液晶屏上。 （2）4个按键，仅用到了3个按键：2个运算数由键1和键2产生，每按一次键则使相应的运算数加1；键4则启动计算并得到计算结果。按键的处理以及使用，请参考key_gcd模块。 （3）动态数据在液晶上显示的方法，与多功能计算器中的方法类似，也由状态机来完成，请读者参照lcd_