《数字系统与fpga设计》实验指导书.docVIP

实验一 设计输入（2学时） 一、实验要求 学习使用quartus2设计软件。学习模块和原理图编辑器、文本编辑器使用，掌握模块图和原理图的输入方法，完成本讲实例my_design的模块图输入和原理图mux2的输入，并完成HDL模块my_dff.v的输入。完成设计编译。 二、实验设备 PC机 一台 QuartusⅡ5.1 开发软件 三、设计步骤 1、使用QuartusⅡ5.1软件新建项目my_design。选择FileNew Project Wizard…选项，输入新建项目名称my_design，单击next完成项目建立； 2、在FileNewBlock/Schematic document选择Device Design Files进入模块编辑器，对mux2完成模块图和原理图输入； 3、选择HDL模块，利用文本编辑器完成my_dff.v的输入。 四、实验电路描述与实验结果 1、完成项目my_design的顶层设计（附设计图）。 2、对mux2完成模块图和原理图输入（附模块图和模块原理图）。 3、对my_dff.v进行HDL输入设计（附Verilog HDL程序）。 五、思考题 1、常用的设计输入的方法有哪些？ 2、图表模块的输入设计流程是什么？怎样实现模块图和原理图输入（写出具体步骤）。 3、在编译设计时有哪些需要注意的问题？ 实验二 简单电路仿真与IP定制（2学时） 一、实验要求 1、学习quartus2设计软件的仿真工具使用，掌握波形编辑器使用，建立my_design的激励波形输入文件，并完成其功能仿真。 2、宏模块的定制与仿真。建立新工程，如my_design4。学习quartus2的宏模块定制方法，用LPM宏定制10bit加法器、RAM和ROM，并完成它们的功能仿真。 二、实验设备 PC机 一台 QuartusⅡ5.1 开发软件 三、设计步骤 1、建立项目my_design，完成激励波形文件输入和仿真。 （1）在File 菜单下，点击New命令，在随后弹出的对话框中，切换到 Other Files 页。选中 Vector Waveform File 选项，点击 OK 按钮进入波形编辑界面。 （2）在 Edit 菜单下，点击 Insert Node or Bus命令。 （3）点击 Node Finder按钮，打开Node Finder对话框。点击List按钮，列出电路所有的端子。点击按钮，全部加入。点击OK按钮，确认。 （4）回到 Insert Node or Bus 对话框，点击 OK 按钮，确认。 （5）选中信号，在 Edit 菜单下，选择 Value = Clock… 命令。在随后弹出的对话框的 Period 栏目中设定参数，点击 OK 按钮。 （6）保存文件，在 Processing 菜单下，选择 Start Simulation 启动仿真工具。仿真结束后，点击确认按钮，观察仿真结果。 2、完成10bit加法器的LPM宏定制（参见课件8bit加法器和教材第6章P321）。 3、对RAM和ROM进行宏定制（参见课件ROM使用和教材第6章P321）。 四、实验电路描述与实验结果 1、列出项目my_design的激励波形和仿真结果。 2、列出用LPM宏定制10bit加法器的仿真结果。 3、列出用LPM宏定制RAM和ROM的仿真结果。 五、思考题 1、QuartusⅡ5.1仿真平台由哪三部分组成，各自作用是什么？ 2、什么是IP，如何进行分类？ 3、如何进行宏模块定制，在使用上有何原则？ 实验三 8bit无符号数串行硬件乘法器模块设计和功能仿真（2学时） 一、实验要求 用一个8bit加法器串行相加实现，模块如下图。 完成模块设计和功能仿真。 输入输出说明： Reset：复位 Clk：时钟 St：启动信号 Done：运算结束信号 Mul：乘数 Muld：被乘数 Product：运算结果 二、实验设备 PC机 一台 QuartusⅡ开发软件 三、实验原理： 1.模块体系结构 模块主要由三大部分构成，控制单元负责控制逻辑、移位累加器和加法计数器实现具体数据处理和数据路径。 2.乘法原理算法模型如下图： 四、实验步骤 使用quartus2设计软件建立工程文件。由file New block/…进入，由模块实现选择进入。 使用verilog语言设计控制单元，用模块编辑器调用宏器件设计乘法器的移位累加器和加法计数器。(参见课件第二讲模块编辑器内容) 根据设计要求建立仿真激励文件。(参见课件第二讲Quartus2仿真工具内容) 编译定制乘法器模块，并在simulator tool中点击【St