[高等教育]第10章 8086CPU原理与PC体系结构.ppt

成于大气 信达天下 Chengdu University of Information Technology 总 线 的 性 能 指 标 总线宽度：影响传输数据的能力。 总线时钟频率：影响传输数据的能力。 总线带宽：最大传输速率。 总线寻址能力：地址总线数量。 总线负载能力 成于大气 信达天下 Chengdu University of Information Technology 总 线 操 作 介 绍 总线操作是完成两个模块之间传送信息。启动操作过程的是主模块，另外一个是从模块。某一时刻总线上只能有一个主模块占用总线。 1．总线请求和仲裁阶段： 主模块向总线仲裁机构提出总线使用申请，总线仲裁机构决定使用总线的主模块。 2．寻址阶段： 拥有总线使用权的主模块发出本次要访问的从模块的地址及有关命令，该从模块被选中并启动。 3．数据传送阶段： 主模块和从模块间进行双（单）向数据传送。 4．结束阶段： 主、从模块均撤出总线。 成于大气 信达天下 Chengdu University of Information Technology 总 线 的 操 作 形 式 同步式传输 主、从设备在同一时钟的控制下完成数据传输，主、从设备的速度必须匹配，否则无法传输，速度快。 异步式传输 用请求和响应信号线来协调传输过程，而不依赖于公共时钟信号。适应广泛，但建立时间长，速度慢。 半同步式传输 半同步传输仍用系统时钟来同步每一步传输操作（判断信号的状态和信号的产生或撤消），但其传输周期不固定，主控设备可以在正常的传输周期中检测Ready信号线，如果Ready信号无效，插入若干时钟周期，来协调对慢速从设备的访问。兼顾速度和适应性。 分离式传输 先发送地址和命令，再传送数据。传输速度快，总线利用率高。 成于大气 信达天下 Chengdu University of Information Technology 现代PC的总线结构 成于大气 信达天下 Chengdu University of Information Technology 常 见 总 线 的 比 较 成于大气 信达天下 Chengdu University of Information Technology PCI 总 线 介 绍 1992年Intel 在发布486处理器的时候，也同时提出了32-bit 的PCI（周边组件互连）总线-PCI1.0，总线工作在33MHz 频率之下，32bit数据宽度使传输带宽达到了133MB/s（33MHz X 32bit/8） 1993年，PCI2.0标准出现，数据总线宽度扩展为64bit，总线传输速率为264MB/s 1995年出现的PCI2.1和PCI2.2标准定义的总线传输速率为512MB/s。 1999年PCISIG（PCI特别兴趣小组）发布的PCI-X1.0标准最高可提供1GB/s的传输速率 2003年推出的PCI-X2.0标准则最高可提供4.3GB/s的传输速率。 成于大气 信达天下 Chengdu University of Information Technology PCI 总 线 介 绍 目前PC机中使用的PCI总线标准主要以PCI2.0为主，支持33MHZ的时钟频率,其数据宽度为32位,可扩展至64 位。其数据传送速率可高达132MB/S-264MB/S PCI总线的特点： 数据总线32位，可扩充到64位。 可进行突发（burst)式传输（地址自动增加）。 独立性：总线操作与处理器-存储器子系统操作并行。 总线时钟频率33MHZ或66MHZ，最高传输率可达528MB/S。 多主控：中央集中式总线仲裁 全自动配置、资源分配、PCI卡内有设备信息寄存器组为系统提供卡的信息，可实现即插即用（PnP）。 成于大气 信达天下 Chengdu University of Information Technology USB 总 线 介 绍 1994年11月，Intel联合Compaq、Microsoft、IBM、DEC、NEC等公司制定USB草案 1996年2月，公布USB1.0版本，直到1998年9月，USB 1.1标准和Windows 98操作系统出炉，USB接口才逐渐开始流行起来 现今发展到USB2.0（全速：12Mbps，高速：480Mbps）和USB OTG（USB On-The-Go） 成于大气 信达天下 Chengdu University of Information Technology USB总线接口信号 高/低速USB收发器(主机或集线器端口) 高速USB收发器(主机端口或高速设备) +5vdc D+ D- 地 15KΩ 15KΩ +3.0~ 3.6vdc 1.5KΩ D+ D- 高/低速USB收发