基于FPGA交通信号灯控制器.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于FPGA交通信号灯控制器

《PLD与现代传感技术应用》 课程论文 基于FPGA的交通信号灯的设计 学 院: 电信学院 专 业: 控制理论与控制工程 姓 名: 于洪军 学 号: 102081101173 基于FPGA的交通信号灯的设计 于洪军 (辽宁科技大学 电信学院, 电信2010) 摘要: 交通灯控制系统通常需要实现自动控制路口红绿灯的变化, 基于FPGA设计的交通灯控制系统具有电路简单、可靠性强、运算速度高的特点。系统通过功能扩展、接口扩展可同时控制多个路口的红绿灯变换, 并实现具有根据需要实时快速擦写应用程序的功能。利用Quar tus I I 软件平台对设计系统进行仿真,。仿真结果表明系统能够自动控制交通灯转变。 关键词:交通灯控制; FPGA; VHDL;仿真 0 引言 可编程逻辑设计是近年来在电子设计领域中出现的一门新技术, 它把复杂的数字系统转化为用一两个可编程逻辑器件即可实现的片上系统; 把系统的新换代转化为简单的在系统编程设计; 把后期的系统调试转移到设计实现之前在计算机上进行的时序仿真[ 1] 。这种新的技术将使硬件设计向软件化方向发展, 大大简化数字系统的开发过程, 使数字系统不再需要大量不同种类的芯片及芯片之间的复杂连线, 不再需要一次又一次地调试硬件电路并反复修改、制作电路。有效地减少系统体积, 增加系统的可靠性, 而且缩短开发周期,降低研制成本[ 2] 。 基于FPGA ( Field Programmable Gates Array) 的设计具有串、并行工作方式和高速、高可靠性、规模大、设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定等优点, 因而在电子系统中得到广泛应用[ 3] 。 本文利用VHDL[ 4] 硬件描述语言, 以及SOPC 嵌入式系统设计, 并通过QuartusII软件和Altera 公司的Cyclone 系列FPGA 完成了交通灯控制系统的设计,并对结果进行了模拟仿真。 随着社会经济的发展, 城市交通问题越来越引起人们的关注。人、车、路三者关系的协调, 已成为交通管理部门需要解决的重要问题之一[ 5] 。城市交通控制系统是用于城市交通数据监测、交通信号灯控制与交通疏导的计算机综合管理系统, 它是现代交通监管系统的重要组成部分, 本文应用FPGA 设计实现交通灯控制功能。 1设计要求 所设计的交通信号灯控制电路, 主要适用于在两条干道汇合点形成的十字交叉路口, 路口设计两组红绿灯分别对两个方向上的交通运行状态进行管理。灯亮时序如图1 所示, 当B方向的红灯亮时, A方向对应绿灯亮, 由绿灯转换成红灯的过渡阶段黄灯亮, 即B方向红灯亮的时间等于A方向绿灯和黄灯亮的时间之和。同理, 当A方向的红灯变亮时, B 方向的交通灯也遵循此规则。当出现特殊情况时, 各方向上均亮红灯。特殊运行状态结束后, 控制器恢复原来的状态, 继续运行。 图1 交通灯设计要求 2 交通灯设计总体框图 启动交通灯首先将开关 rest由低电平状态置为高电平状态(复位信号,低电平时有效),则系统就会进入稳定的工作状态。A、B两路交通灯。初始状态为A绿灯亮,B红灯亮。15 秒后 ,A黄灯亮,B红灯亮。5秒后,A红灯亮,B绿灯亮。15之后,A红灯亮,B黄灯亮。如此反复循环。 图2 交通灯设计总体框图 3 软件流程图及程序 交通灯信号: CLK:时钟脉冲; (如图2所示) 。主控制电路设计程序如下: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; use ieee.std_logic_arith.all; ENTITY fz1 IS PORT( clk : IN STD_LOGIC; rest : in std_logic; r0,y0,g0,r1,y1,g1: out std_logic ); END ENTITY fz1; ARCHITECTURE behavioral OF fz1 IS constant yellow_time : integer:=5; constant green_time : integer:=15; constant red_time : integer:=20; signal p,f : integer range 0 to 3; signal clk_500 :std_logic; BEG

文档评论(0)

asd522513656 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档