第5章半(导体存储器).pptVIP

1. EPROM 在EPROM芯片的上方，有一圆形石英窗，从而允许紫外线穿过透明的圆形石英窗而照射到半导体芯片上，将它放在紫外线光源下一般照射10分钟左右，EPROM中的内容就被抹掉，然后，才能对它进行编程输入。 EPROM芯片2716 VDD A8 A9 VPP OE* A10 CE*/PGM DO7 DO6 DO5 DO4 DO3 1 2 3 4 5 6 7 8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 A7 A6 A5 A4 A3 A2 A1 A0 DO0 DO1 DO2 Vss 存储容量为2K×8 24个引脚： 11根地址线A10～A0 8根数据线DO7～DO0 片选/编程CE*/PGM 读写OE* 编程电压VPP 工作方式 CE*/PGM OE* VCC VPP DO7～DO0 待用 1 × ＋5V ＋5V 高阻 读出 0 0 ＋5V ＋5V 输出 读出禁止 0 1 ＋5V ＋5V 高阻 编程写入 正脉冲 1 ＋5V ＋25V 输入 编程校验 0 0 ＋5V ＋25V 输出 编程禁止 0 1 ＋5V ＋25V 高阻 EPROM芯片2716 EPROM芯片2764 Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND Vcc PGM* NC A8 A9 A11 OE* A10 CE* D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 存储容量为8K×8 28个引脚： 13根地址线A12～A0 8根数据线D7～D0 片选CE* 编程PGM* 读写OE* 编程电压VPP 工作方式 CE* OE* PGM* A9 VPP DO7～DO0 读出 0 0 1 × ＋5V 输出 读出禁止 0 1 1 × ＋5V 高阻 待用 1 × × × ＋5V 高阻 Intel标识 0 0 ＋12V 1 ＋5V 输出编码 标准编程 0 1 负脉冲 × ＋25V 输入 Intel编程 0 1 负脉冲 × ＋25V 输入 编程校验 0 0 1 × ＋25V 输出 编程禁止 1 × × × ＋25V 高阻 EPROM芯片2764 2. EEPROM 用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）。 有字节擦写、块擦写和整片擦写方法。 EEPROM芯片2817A 存储容量为2K×8。 28个引脚： 11根地址线A10～A0 8根数据线I/O7～I/O0 片选CE* 读写OE*、WE* 状态输出RDY/BUSY* 5.4 存储器与CPU的连接 这是本章的重点内容。 存储器与CPU的连接。 译码方法同样适合I/O端口。 系统总线－CPU侧 控制信号的一般解法: /OE,接系统总线的/MEMRD。 /WE，接系统总线的/MEMWR。 数据线的一般解法: 1.8088系统,则存储器必为8为存储器,对应连接 2.8086系统,则一部分接高8位,一部分接低8位. 不是8位的存储器可以通过“位扩充”，变成8位存储器。 地址线的连接决定存储器的地址范围: （1）存储器占用的起始地址应该是自身大小的倍数。 (2)系统地址总线的所有信号出现在电路，则称为全译码，否则，为部分译码。 全译码，导致每个单元有唯一的地址。 部分译码，导致每个单元有多个地址。 在工作时，CPU发出的地址信号必须要实现两种选择： （1）对存储器芯片的选择，使某个芯片A的片选端/CS为有效，称为(芯)片选(择)。 （2）在选中的芯片A内部在选择某一存储单元，称为单元选择。 一般，将存储器的地址线与系统地址总线的低位地址线对应连接。系统地址总线的高位地址线会空余。 将剩余的高位地址作为一个译码器的输入。将译码器的某个输出与存储器的/CS连接。 这样，系统地址总线的高位地址就决定了该存储器的地址范围。 例如：一片存储器1K×8连接8088的系统总线。 该存储器的地址线连接地址总线的A0～A9。 地址总线剩余A10～A19。 一片存储器64K×8连接8088的系统总线。 该存储器的地址线连接地址总线的A0～A15。 地址总线剩余A16～A19。 （1）门电路 地址范围：FF8000H～FFFFFH 实际中，很少用与非门。系统中，每个存储器都使用它，会增加成本。 （2）线选法 系统总线的低位地址连接存储器的地址线，高位地址连接存储器的/CS。 每次读写，最多允许一个/CS有效。 计算各个存储器的地址范围。 （3）使用译码器 74LS138 G2为低，G1为高，则正常工作，否则，Y0～Y7均输出高。 正常工作时，ABC决