第7章 DSP应用系统硬件设计.ppt

功能框图 DSP应用系统扩展实例-VPM642 输入电源：PCI插槽或独立插头：+5V 输出电压：Vcore=可调@1A VI/O=3.3V@3A 电源/系统检测：检测3.3V 提供手动、上电和看门狗复位 功耗： P＝II/O*(5V-VI/O+Icore*(VI/O-Vcore) McASP主时钟：256×fs 片上无OSC 片上有PLL:×6或×12 时钟信号电平＋3.3V BCM5221以太网收发器：25MHz TL16C752控制器：30.72MHz TVP5150视频解码器：14.31818MHz SAA7121视频编码器：27MHz 硬件加密模块ESAM：3.57MHz TLV320AIC23音频Codec：384×Fs 设计限制 视频编码应与视频解码同步，TVP5150的27MHz输出直接给SAA7121的27MHz输入 音频Codec应与视频解码同步，TVP5150的27MHz时钟经过PLL后给出McASP的时钟输入 CPU主时钟：50MHz×12 6个时钟频率： 25M、50M、133M、3.57M 14.31818M、30.72M 采用2片可编程时钟芯片CY22381 McASP和TLV320AIC主时钟 采用专用的可编程视频/音频同步数字锁相环PLL1708实现。 5 VPM642的存储器接口 片内存储器的分配 统一的4G×8bit物理空间 外部存储接口 64bit数据总线：D【63：0】 20bit地址总线：A【22：3】 8根字节使能：BE【7：0】 读/写控制:ARE/AOE/AWE 4个存储空间：CE【3：0】 接口多种存储器类型：异步存储器、静态同步存储器、动态同步存储器等 支持多种数据宽度访问：8/16/32/64bit访问 每个存储空间通过全局存储器控制器、CEX存储器控制、SDRAM控制器访问跟配置 3种boot方式： 占用存储器的外扩资源 SDRAM：4M×64bit Flash：4M×8bit UART：2×8×8bit 板上寄存器：n×8bit 若干个8位状态/控制寄存器 ATA硬盘接口：2×8×16bit 存储空间的分配： CE0：配置64bit SDRAM接口 SDRAM：00x81FFFFFF 7 视频接口 设计要求 4路模拟视频输入：标准PAL/NTSC复合视频CVBS或分量视频Y/C模拟视频输入 1路模拟视频输出：标准PAL/NTSC复合视频CVBS或分量视频Y/C模拟视频输出 视频编/解器 视频编码器：TVB5150，PAL/NTSC CVBS或Y/C模拟视频输入，8bitBT.656输入数字视频数据流输出 视频解码器：SAA7121，8bit数字视频数据输入，PAL/ NTSC CVBS或Y/C模拟视频输出 视频接口：2个外部接口 数字视频流数据口：8/10bit数据流，时钟SCLK，行/场同步控制信号HSYNC/BSYNC/FID等 视频编/解码器控制口：IIC总线，用于设置视频编/解码器工作参数和反馈状态信息 DM642视频口特点 共有3个视频口 每个视频口有下列信号： 20bit数据：VPxD[19:0],作为数字视频数据流数据总线， 8bit视频口时，时钟VPXD[9:2]和VPxD[19:12] 2时钟信号：VPxCLK[1:0] 配置为单通道视频输入口时：VPxCLK0为输入时钟，VPxCLK1无用 配置为双通道视频输入口时：VPxCLK0为A通道输入时钟，VPxCLK1为B通道输 入时钟 配置为视频输出口时：VPxCLK0为输入时钟，VPxCLK1为输出时钟 3个控制信号：VPxCTL[2:0]，可配置为行同步、场同步、视频采集使能信号 每个视频口可配置为上（B）、下(A)2通道，但2个通道必须同时为输入口或输出口 VP0的A通道与McBSP0复用，VP1的A通道与McBSP1复用，VP0和VP1的B通道与McBSP复用 DM642视频口配置 VP0 A通道配置8bitBT.656视频输入或输出口，接口第1通道视频输出或者输出 VP1 A通道配置8bitBT.656视频输入口，接口第2通道视频输入 VP2 A/B通道配置为2个8bitBT .656视频输入口，接口和第3、4通道视频输入 VP0和VP1的B通道配置为Mc ASP，接口4个音频Codec DM642视频口与视频编、解码器的接口