DSP_Top_Ver2核心板指导书.docVIP

DSP核心板实验指导书目 录 1 TMS320C5402核心板简介 3 1.1 TMS320C5402核心板资源 3 1.2 TMS320C5402核心板接口 4 2 DSP基本实验 10 2.1 实验一 在CCS仿真环境绘正弦信号并观察 10 2.2 实验二 LED定时闪烁 15 2.3 实验三 DSP程序存储器的扩展 20 2.4 实验四 DSP数据存储器的扩展 24 2.5 实验五 DSP的Flash BootLoader 28 3 DSP核心板在线问答及售后 31 1 TMS320C5402核心板简介 1.1 TMS320C5402核心板资源 TMS320C5402核心板(以下简称”核心板”)含有电源模块、DSP芯片、PLD译码模块、RAM存储器、FLASH存储器等。可以进行DSP定时器设置、通用IO口(XF、BIO)操作、DSP程序存储器和DSP数据存储器扩展等实验。核心板用排针引出DSP芯片大部分的管脚(如地址总路线、数据总线、中断源、HPI接口、McBSP接口及存储器控制信号等)；并通过PLD的逻辑转换，增加了一些常用的控制引脚(如I/O口选通引脚、I/O口读写引脚等)，方便其嵌入到其它系统中去。核心板实物图如图1.1所示。 图1.1 核心板 对核心板资源的进一步介绍如下： DSP芯片 DSP芯片为TMS320VC5402PEG100，其常用资源如下所述： 锁相倍频电路，倍频后最高时钟为100M； 内置 16K ×16位 DARAM，可配置成数据区或程序区； 1个通用输入口#BIO和1个通用输出口XF； HPI接口，可实现外部主机对DSP片内DARAM的高速并行读写； 多通道带缓冲的串行接口(McBSP)； 6通道的DMA； 1个16位定时器； 可屏蔽的外部中断源#INT0、#INT1、#INT2、#INT3，以及不可屏蔽的外部中断源#NMI。 …… 扩展存储器 核心板内有RAM和FLASH作为DSP的片外程序存储器和片外数据存储器，如表1.1所示。 表1.1 DSP片外存储器 存储器 存储器类型 存储器容量 DSP选通存 相应储器的管脚 存储器总线接口 呈现高阻的条件 SST39VF800A FLASH 256K×16bit DS DS=1 IS61LV6406 RAM 64K×16bit PS PS=1 SST39VF800A地址线为18根，而DSP的数据总线只有16根，故SST39VF800A中代表最高两位的管脚通过上拉电阻接高电平，只用核心板时，此两管脚恒被拉高；若配合扩展板使用，则此两管脚的电平可被DSP控制其它芯片来拉低。 PLD模块 TMS320VC5402的片上外设有限，一般都是外设跟DSP的IO总线相连。通过PLD来选通不同的外设可省去跳线连接的麻烦。为方便使用者的学习与改进，PLD选用可在线编程的EPM3064ATC100-10。 电源模块 核心板留有电源插座，可由通用的5V-2A电源适配器供电，但要注意电压极性是里正外负的那种。板上有两片电源稳压芯片：一片是TPS767D318，只给核心板提供3.3V和1.8V的电压；另一片是AS2830，给扩展板提供3.3V的电压。 1.2 TMS320C5402核心板接口 DSP的JTAG接口 核心板留有一个TI公司定义的DSP标准JTAG接口，可以跟通用TI系列DSP仿真器连接。通用TI系列DSP仿真器插头的第六孔已填有针，所以板上JTAG接口的第六针已被拨开，只有正确连接才能吻合，否则不能吻合。板上JTAG接口如图1.2所示。 图1.2 JTAG接口 MP/#MC模式选择排针 TMS320VC5402可以运行在微处理器或微控制器模式，这两种不同的模式是通过片上的MP/#MC管脚的电平来的控制的。此DSP实验箱有一个三端排针，若将左边两个短路，则MP/#MC管脚接低电平，DSP上电后以微控制器方式运行；若将右边两个短路，则MP/#MC管脚接高电平，DSP上电后以微处理器方式运行。 DSP与PLD有关联的管脚 为了方便对扩展模块的管理，此核心板中PLD与DSP的某些管脚已经连接，如表1.2所述。 表1.2 PLD与DSP有连接的管脚 PLD管脚DSP中断管脚 相连条件 断开条件 NMI(56) /NMI I/O总线A15 A14 A13=0x6， NMI(DSP)=nEx_NMI(9) I/O总线A15 A14 A13=0x7， 则PLD的nNMI管脚变为高阻态 nBIO(64) #BIO I/O总线A15 A14 A13=0x5， 则此两管脚连接 I/O总线A15 A14 A13=0x7， 则PLD的n BIO管脚变为高阻态 BDR0(60) BDR0 I/O总线A15 A14 A13=0x7， 则PLD的BD