fpga_课程5.pptVIP

FPGA培训课程 北方科技 第五节 原理框图 输出信号周期换算关系 程序设计——ACC 程序设计——ACC 程序设计——ROM Excel中利用公式： 产生有关正弦波的数据 程序设计——ROM Quartus2中： 新建Memory File中的hex文件或mif文件 设计大小 将Excel中的数据填入addr表格 程序设计——ROM Quartus2中建立ROM模块： 点击Tools菜单,MegaWizard Plug-In Manager Creat 程序设计——ROM 选中Memory compiler树中ROM:1-PORT 选择Verilog HDL文件类型 建立ROM的Outfile的.v文件 设计位宽和字符数 添加ROM的.v文件内容选择刚建的memory文件 查看ROM生成的.v文件 程序设计——ROM 程序设计——ROM 程序设计——D/A 24位DAC 192KHz采样率 3组六通道音频输出 支持16位输出 四种数据传输模式： standard、I2S、 Left-Justified、 TDM 单5V供电 程序设计——D/A 程序设计——D/A 程序设计——D/A 程序设计——D/A FPGA在BCK信号下降沿送数据 D/A在BCK信号上升沿读数据 LRCK与采样率有关 FS=256LRCK BCK=32LRCK 程序设计——D/A 并串转换的两种方法 程序设计——D/A 程序设计——顶层文件 程序设计——顶层文件 调试 每次设计结束，编译后，查看： Tools菜单下，Netlists Viewers中的: RTL Technology 编写dds_tb文件进行仿真 ModelSim仿真 建库 建立工程，并将要仿真的（acc.v、rom256_16b.v 、rom_256_16b.hex、dds.v）文件包含进去，进行编译。 建立一个simulation configuration,选择dds_tb文件，再找到所建立的library添加进去 双击simulation进行测试 引入D/A的总体框图 基于FPGA的DDS设计流程 建立新工程：取名EP2CEB 将引用文件DDS.qsf的引脚分配拷贝到EP2CEB.qsf中 将setting中的选项Device and pin option中的Dual-Purpose Pins中的nCE0的属性改为reguler I/O 编译、下载 SignalTap在线调试的使用 SignalTap在线调试的使用 选取时钟用作抽样频率，观察信号的频率。 SignalTap在线调试的使用 选择信号（时钟）深度，越大越好，（视RAM数的多少而定） SignalTap在线调试的使用 双击该处添加要观察的信号 SignalTap在线调试的使用 保存文件 重新编译 JTAG模式下载程序 运行调试 * * 主讲：鲁东 ludong0215@ 综合实验——DDS *