怎样确定原理图和PCB文件是一一对应的.docVIP

怎样确定原理图和PCB文件是一一对应的： 确定原理图是完全正确的，方法如下： 单击原理图的头文件，如下图所示： 图1 单击工具栏中的‘DRC’按钮，如图1所示，在弹出的对话框中（如图2），确保设置与下图完全一样（图2），点击按钮‘Browse…’可以选择存放*.drc文件的文件夹，一般不做调整，直接使用默认文件夹，然后点击‘OK’ 图2 如果如图3的对话框出现，则说明原理图存在问题，点击‘Yes’可查看具体原因，例如在图4中，红框内的语句说明在原理图‘1---Vaddis_SDRAM_Flash’这一页中存在问题，具体坐标为(6.80,6.30) 图3 图4 如果图3所示的对话框没有出现，且打开生成的*.drc 文件（如图5 所示）后没有发现有错误说明，则原理图设计是正确的 图5 创建网络表 单击原理图的头文件，使其点亮 点击工具栏中的按钮‘N’(如图6所示), 它的功能就是创建网络表, 在弹出的对话框中，如图7，选择标签‘Other’，在下拉列表中选择‘padspcb.dll’填入‘Formatters’方框中，点击按钮‘Browse…’可选择存放 “*.asc” 文件的文件夹, 同时也可以重新命名此文件，最后点击‘OK’ 图6 图7 在弹出的对话框中（如图8 所示），点击‘OK’，则‘*.asc ’文件会生成，如图9 图8 图9 启动工具 “PADS Layout” ，导入网络表（*.asc 文件），与现有的PCB文件进行比较 启动工具 “PADS Layout” ，在菜单栏‘File’中选择‘Import’，如图10，在弹出的对话框中，选择之前生成的*.asc文件（如图11），点击‘Open’，则网络表会被导入，同时一个‘ascll.err’ 文件会出现（图12），它会说明网络表是否已经完整的导入，因为如果封装库里的元器件不够，它会显示有些元器件找不到，此时需要对封装库进行相应的更新，如果结论与图12一样，则说明网络表已完全导入，关闭此文件，此时会看到如图13所示的对话框，点击‘OK’ 图10 图11 图12 图13 在菜单‘Tools’中选择‘Compare/ECO Tools…’ , 如图14, 在弹出的对话框中，确保设置如图15一致，在‘New Design File(*.pcb,*.asc):’框中选择需要与原理图进行比较的PCB文件，在‘ECO Filename(*.eco) :’框中选择存放*.eco文件的文件夹，同时可对其重新命名，此文件是说明当被比较的两个文件不同时的具体原因，点击‘Run’，则会弹出对话框‘Process Status’，如图16所示，如果出现结果‘No differences found’，则说明此原理图和被比较的PCB文件是一一对应的，否则是不一样的 图14 图15 图16