东北大学秦皇岛分校组成课设报告.doc

东北大学秦皇岛分校 计算机组成原理课程设计 专业名称 班级学号 学生姓名 指导教师 设计时间 20.12.18~2017.12.29  课程设计任务书 专业：：学生姓名（签名）： 设计题目： 一、设计实验条件 1207实验室 硬件：PC机 软件：Xilinx ISE ModelSim 编程语言：VHDL 设计任务及要求 5号指令21号指令32号指令56号指令； 断点方式下的微地址修改逻辑电路，实现“取指后，获取6、21、32、56号指令的微程序入口地址”； 8位求补器。 三、设计报告的内容 设计题目与设计任务（设计任务书）1. 5号，21号，32号，56号指令设计； 2. 断点方式下的微地址修改逻辑电路，实现“取指后，获取6、21、32、56号指令的 微程序入口地址”； 3. 8位求补器。 前言（绪论）(设计的目的、意义等)融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识； 学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA/CPLD技术相对于传统开发技术的优点； 培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。 设计主体（各部分设计内容、分析、结论等）图1 整机逻辑框图 图2 芯片引脚逻辑框图 图3 CPU逻辑框图 1、XRD ：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。 2、EMWR：程序存储器EM写信号。 3、EMRD：程序存储器EM读信号。 4、PCOE：将程序计数器PC的值送到地址总线ABUS上(MAR)。 5、EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD 决 是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。 6、IREN：将程序存储器EM读出的数据打入指令寄存器IR。 7、EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。 8、ELP：PC打入允许，与指令寄存器IR3、IR2位结合，控制程序跳转。 9、FSTC：进位置1，CY=1 10、FCLC：进位置0，CY=0 11、MAREN：将地址总线ABUS上的地址打入地址寄存器MAR。 12、MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 13、OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT里。 14、STEN：将数据总线DBUS上数据存入堆栈寄存器ST中。 15、RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 16、RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 17、CN：决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。 18、FEN：将标志位存入ALU内部的标志寄存器。 19、WEN：将数据总线DBUS的值打入工作寄存器W中。 20、AEN：将数据总线DBUS的值打入累加器A中。 21-23: X2~ X0 ： X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。 24-26: S2~ S0 ： S2、S1、S0三位组合决定ALU做何种运算。第5号指令： 助记符：ADD A， R? 格式：操作码和地址码 操作码：ADD 地址码：A，R 功能：累加器A“与”寄存器R?的值 寻址方式：寄存器直接寻址 第21号指令： 助记符：AND A，R? 格式：操作码和地址码 操作码：AND 地址码：A，R 功能：累加器A“与”寄存器R?的值 寻址方式：寄存器直接寻址 第32号指令： 助记符：MOV A，#II 格式：操作码和地址码 操作码：MOV 地址码：A，#II 功能：将立即数II送到累加器A中 寻址方式：立即数寻址 第56号指令： 助记符：RLC A 格式：操作码和地址码 操作码：RLC 地址码：A 功能