- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种新型的0.5 V全差分运放的设计
摘 要:提出一种新型的工作在0.5 V电源电压下两级低压全差分运放,该运放结构是带有共模反馈的密勒补偿运放,拥有更强的抗噪声能力和共模电源电压抑制能力,带宽更大,提高了系统的稳定性。输入信号由晶体管的栅极加入,这点与传统的电路结构相吻合,并采用衬底自偏置解决了阈值电压对电源电压降低的限制,更易于实现。该运放结构是基于SMIC 0.18 μm标准CMOS工艺,HSpice仿真结果表明,这种结构的开环增益可以达到76 dB,单位增益带宽150 MHz。
关键词:低压;运放;全差分;共模反馈
中图分类号:TN402文献标识码:B
文章编号:1004-373X(2010)04-005-03
Design of a Novel 0.5 V Fully Differential Operational Amplifier
BAI Wenjuan,WANG Zi′ou,HUA Jing
(Soochow University,Suzhou,215006,China)
Abstract:A novel type two-stage low-voltage fully differential operational amplifier working in the 0.5 V supply voltage is presented.The structure of the operational amplifier with a common-mode feedback of the Miller compensation has stronger anti-noise capability,common-mode restrain capacity and larger gain bandwidth which improves the stability of the system.Input signal is applied into the gate of the transistor which matches the traditional circuit structure,and the substrate self-bias technology solves the restriction of the threshold voltage reducing the supply voltage,which is easy to implement.The structure of the operational amplifier is based on SMIC 0.18 μm standard CMOS process.The simulation results using HSpice show that the open loop gain of the structure can achieve 76 dB,and unity-gain bandwidth can achieve 150 MHz.
Keywords:low-voltage;operational amplifier;fully differential;common-mode feedback
0 引言
近年来,便携式设备的迅速普及和小尺寸器件的需求增长对运放的低压低功耗要求也越来越高,在很多应用场合,例如助听器等移动设备中,电源电压最好能够低于1 V。但是,随着器件尺寸和电源电压的降低,标准CMOS工艺中阈值电压并不会有明显的下降,因此电源电压的降低将受到阈值电压的限制,在0.18 μm工艺中,标准器件的VT是0.5 V,NMOS和PMOS晶体管工作在反型区,都至少需要0.5 V,若要满足这个要求,电路至少需要2VT的电源电压。目前解决这一限制的低压设计方法主要有浮栅技术、衬底驱动技术和亚阈值特性设计技术。浮栅MOS管阈值具有可调节性,可以通过调节获得较低的阈值电压,正逐渐应用于低压模拟集成电路设计中。但是浮栅技术与标准 CMOS工艺不兼容,而且需要制作浮栅,工艺复杂,输出阻抗较低,只能实现低增益,浮栅到漏之间的电容存在直流和交流反馈,这些因素都限制了浮栅技术在低压下的发展。至于衬底驱动技术,它可以与现有工艺兼容,也是低压的一种很重要的方法。但是衬底驱动技术只能用于有单阱的工艺中,MOS管跨导较小,等效输入噪声较大,此外,管子特性与工艺也有很大的关系。
考虑到上述两种方法的缺点,在此采用亚阈值特性设计技术――衬底偏置,这种方法可以与现有的工艺兼容,是一种很重要的低压设计方法,能使电源电压降至0.5 V,保证电
文档评论(0)