阻变型非易失性存储器单元电路结构设计与Ｓｐｉｃｅ仿真.docVIP

阻变型非易失性存储器单元电路结构设计与Ｓｐｉｃｅ仿真 　　摘 要：为进一步确定阻变型非易失性存储器的擦写速度、器件功耗和集成度等实用化的性能指标，设计RRAM存储器单元电路结构，并使用HSpice软件分别对RRAM存储器单元结构电路的延时和功耗性能进行仿真。同时，通过仿真对双极型和单极型两种电阻转变类型及器件工艺进行比较和分析，确定1T1R结构电路单元适用于双极型阻变型非易失性存储器件，并且电路仿真的结果为阻变型非易失性存储器的进一步实用化提供了参考。 　　关键词：非易失性存储器；电阻转变特性；存储单元结构；1T1R 　　中图分类号：TN710文献标识码：B 　　文章编号：1004 373X(2009)02 001 03 　　 　　Design of Nonvolatile Resisitive Random Access Memory Cell Circuits and Spice Simulation 　　LI Dejun,DAI Yuehua,CHEN Junning,KE Daoming,HU Yuan 　　(School of Electronic Science and Technology,Anhui University,Hefei,230039,China) 　　Abstract： To confirm the practical performance index such as erase－write velocity,power operation and integration of the nonvolatile Resistive Random Access Memory(RRAM)further,the RRAM cell circuits are designed,besides,the delay time and power operation characteristics of the RRAM cell circuits are simulated by HSpice program respectively.Meanwhile,the two types of resistive switching of bipolar and unipolar nanodevices,together with their corresponding device architectures are compared and analyzed through simulation.1T1R－RRAM cell is expected for bipolar nonvolatile RRAM,and the result of simulation supplies the reference for the further practicality of nonvolatile RRAM. 　　Keywords：nonvolatile memory;resistive switching characteristics;memory cell circuit;1T1R 　　 　　0 引 言 　　 　　随着微电子工艺进入45 nm技术节点，基于传统浮栅MOSFET结构的FLASH存储器将遇到极为严重的挑战，相邻存储器件单元之间的交叉串扰（Cross－Talk）变得显著而无法忽略。对此学术界和工业界主要从阻变型非易失性存储技术和纳米晶浮栅结构非易失性存储技术两方面对下一代非易失性存储器技术［1－5］进行研究，在此设计了RRAM［1－5］存储器单元结构并对其电路单元的延时和功耗进行仿真。 　　 　　1 阻变型非易失性存储器单元电路结构设计 　　 　　基于阻变非易失性存储器的1T1R（1 Transistor and 1RRAM Device）结构单元，如图1所示，将1个RRAM存储器件和1个MOS晶体管串联组成了1个有源结构。 　　在图1中，当PL端输入低电平GND， BL端输入高电平VDD时，如果WL端输入电平高于MOS管的阈值电压，则MOS管沟道导通，与MOS管串联的RRAM存储单元被访问，RRAM两端被施加了一个正向的电压降。如果该电压降大于RRAM器件SET过程的阻变阈值，则RRAM器件转变成低阻态，即完成了写“1” 的过程。反之，当BL端输入低电平GND，而PL端输入高电平VDD时，如果该电压降大于RRAM器件RESET过程的阻变阈值，则RRAM器件又变回高阻态，完成了写“0”的过程。当WL端输入的电压不足以开启MOS管时，MOS管处相当于断开了，对应的RRAM器件不会被访问。 　　 　　2 1T1R结构RRAM单元电路Spice仿真