ARM处理器异常模式 .docVIP

ARM处理器异常模式 nbsp;nbsp;nbsp; 只要正常的程序流被暂时中止，处理器就进入异常模式。例如响应一个来自外设的中断。在处理异常之前，ARM7TDMI内核保存当前的处理器状态，这样当处理程序结束时可以恢复执行原来的程序。如果同时发生两个或更多异常，那么将按照固定的顺序来处理异常，详见“异常优先级”部分。 nbsp;nbsp;nbsp;nbsp; 关于“异常的入口和出口处理”：如果异常处理程序已经把返回地址拷贝到堆栈，那么可以使用一条多寄存器传送指令来恢复用户寄存器并实现返回。nbsp;nbsp;nbsp; nbsp;nbsp;nbsp;nbsp; 关于“进入异常”：在异常发生后，ARM7TDMI内核会作以下工作： nbsp;nbsp;nbsp;nbsp; 1.在适当的LR中保存下一条指令的地址，当异常入口来自： nbsp;nbsp;nbsp;nbsp; ARM状态，那么ARM7TDMI将当前指令地址加4或加8复制（取决于异常的类型）到LR中； nbsp;nbsp;nbsp;nbsp; 为Thumb状态，那么ARM7TDMI将当前指令地址加4或加8 （取决于异常的类型）复制到LR中；异常处理器程序不必确定状态。 nbsp;nbsp;nbsp;nbsp; 2.将CPSR复制到适当的SPSR中； nbsp;nbsp;nbsp;nbsp; 3. 将CPSR模式位强制设置为与异常类型相对应的值； nbsp;nbsp;nbsp;nbsp; 4.强制PC从相关的异常向量处取指。 nbsp;nbsp;nbsp;nbsp; ARM7TDMI内核在中断异常时置位中断禁止标志，这样可以防止不受控制的异常嵌套。 nbsp;nbsp;nbsp;nbsp; 注：异常总是在ARM状态中进行处理。当处理器处于Thumb状态时发生了异常，在异常向量地址装入PC时，会自动切换到ARM状态。 nbsp;nbsp;nbsp;nbsp; 关于“退出异常”：当异常结束时，异常处理程序必须： nbsp;nbsp;nbsp;nbsp; 1.将LR中的值减去偏移量后存入PC，偏移量根据异常的类型而有所不同； nbsp;nbsp;nbsp;nbsp; 2.将SPSR的值复制回CPSR； nbsp;nbsp;nbsp;nbsp; 3.清零在入口置位的中断禁止标志。 nbsp;nbsp;nbsp;nbsp; 注：恢复CPSR的动作会将T、F和I位自动恢复为异常发生前的值。 nbsp;nbsp;nbsp;nbsp; 下面利用，图示来演示“进入异常”过程： nbsp;nbsp;nbsp;nbsp; 1. 程序在系统模式下运行用户程序，假定当前处理器状态为Thumb状态、允许IRQ中断； nbsp;nbsp;nbsp;nbsp; 2. 用户程序运行时发生IRQ中断，硬件完成以下动作： nbsp;nbsp;nbsp;nbsp; （1）将CPSR寄存器内容存入IRQ模式的SPSR寄存器 nbsp;nbsp;nbsp;nbsp; （2）置位I位（禁止IRQ中断） nbsp;nbsp;nbsp;nbsp; （3）清零T位（进入ARM状态） nbsp;nbsp;nbsp;nbsp; （4）设置MOD位，切换处理器模式至IRQ模式 nbsp;nbsp;nbsp;nbsp; （5）将下一条指令的地址存入IRQ模式的LR寄存器 nbsp;nbsp;nbsp;nbsp; （6）将跳转地址存入PC，实现跳转nbsp; nbsp;nbsp;nbsp;nbsp; 图示“退出异常”过程： nbsp;nbsp;nbsp;nbsp; 在异常处理结束后，异常处理程序完成以下动作： nbsp;nbsp;nbsp;nbsp; （1）将SPSR寄存器的值复制回CPSR寄存器； nbsp;nbsp;nbsp;nbsp; （2）将LR寄存的值减去一个常量后复制到PC寄存器，跳转到被中断的用户程序。 nbsp;nbsp;nbsp;nbsp; 下面讲讲“快速中断请求”：快速中断请求(FIQ)适用于对一个突发事件的快速响应，这得益于在ARM状态中，快中断模式有8个专用的寄存器可用来满足寄存器保护的需要（这可以加速上下文切换的速度）。 nbsp;nbsp;nbsp;nbsp; 不管异常入口是来自ARM状态还是Thumb状态，FIQ处理程序都会通过执行下面的指令从中断返回： SUBS PC,R14_fiq,#4 nbsp;nbsp;nbsp;nbsp; 在一个特权模式中，可以通过置位C