第04讲门电路[3.1-3.3.1].pptVIP

获得高、低电平的基本原理 二极管的伏安特性 电平有偏移 带负载能力差 输出无法标准化 (复习) NPN型晶体管的结构和符号 一、MOS管的结构 N沟道增强型 二、输入特性和输出特性 漏极特性曲线（分三个区域） 恒流区： iD 基本上由uGS决定，与uDS 关系不大 三、MOS管的基本开关电路 五、MOS管的四种类型 P/N沟道增强型 p/n Channel Enhancement MOS 用P沟道增强型MOS管接成的开关电路 RD远小于截止内阻ROFF， P/N沟道耗尽型 p/n Channel Depletion MOS * 第三章 门电路 (+18%)Chap.3 Gate Circuits 《电子线路2》 第04讲25 March 2011 Pages 66~79 《数字电子技术基础》 阎石 主编 高等教育出版社，2009 3.1 概述 3.2 半导体二极管门电路 3.3 CMOS门电路 3.3.1 MOS管的开关特性 3.1 概述 高/低电平都允许有一定的变化范围！ 门电路：用以实现基本逻辑运算和复合逻辑运算的单元电路。逻辑状态表示：高低电平表示二值逻辑的1和0 只要能判断高低电平即可 只要能判断高低电平即可 数字电路要求低： 器件精度、电源稳定度 大量门电路集成→IC 关于数字集成电路 1961：美国德克萨斯仪器公司发明；Before 1980s主流：Transistor-Transistor Logic (TTL)缺点：内部功耗大！但是：驱动能力大！小规模 SSI：Small Scale Integration，10 门以内. 中……MSI：Medium…………………，102门以内. 互补型金属氧化物半导体 （CMOS）：1960sComplementary Metal-Oxide-Semiconductor Transistor大 规模 LSI： Large Scale Integration，104门以内. 超大……VLSI：Very …………………………，104门以上.内部功耗低，驱动能力大 CMOS电路正逐步取代TTL电路！ 片上系统： System on a chip! 3.2半导体二极管门电路 3.2.1二极管的开关特性 高电平：VIH=VCC 低电平：VIL=0 VI=VIH ： D截止，VO=VOH=VCC VI=VIL ： D导通，VO=VOL=0.7 V 二极管的动态电流波形 tre：恢复时间 Several ns! 设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V 3 3 0 3 3 0 0 0 Y(V) B(V) A(V) 1 1 1 0 0 1 0 1 0 0 0 0 Y B A 规定3V以上为1 0.7V以下为0 3.2.2二极管与门 0.7 0.7 0.7 3.7 VDF：二极管前向压降 Diode Forward Voltage 设VCC = 5V 加到A, B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V 3 3 0 3 3 0 0 0 Y(V) (V)B A(V) 1 1 1 1 0 1 1 1 0 0 0 0 Y B A 规定2.3V以上为1 0V以下为0 3.2.3二极管或门 0 2.3 2.3 2.3 只用于IC内部逻辑单元！ N P N e b c e c b NPN型BJT (a)管芯结构剖面图 (b)表示符号 发射极 基极 集电极 发射区 集电区 基区 使用BJT的门电路将在3.5学习！ 双极： Bipolar 电子和空穴 S (Source)： 源极; D (Drain)：漏极; B (Substrate):衬底; G (Gate)： 栅极. 金属层 氧化物层 半导体层 PN结 3.3 CMOS门电路 3.3.1 MOS管的开关特性 +： 高浓度掺杂! 当加+uDS时， uGS=0时，D-S间是两个背向PN结串联，iD=0 加上+uGS，且足够大至uGS VGS (th), D-S间形成导电沟道（N型层） +uGS控制iD大小！ 输入特性： 直流电流为0，看进去有一个输入电容CI，对动态有影响。 输出特性： iD = f (uDS) 对应不同的uGS下的一簇曲线 。 截止区：uGSVGS(th)，iD = 0, ROFF 109Ω 可变电阻区：当uDS 较低（近似为0）， uGS 一定时，