数字电路与逻辑设计课件第2章.ppt

3.CMOS反相器的输入端保护 由于MOS管的二氧化硅绝缘层很薄，存在较大的电容效应，极易被击穿（耐压约100V），所以必须采取保护措施。 4.CMOS反相器的输出特 性和负载能力 （1） 低电平输出特性 （2） 高电平输出特性 5.CMOS反相器的功率损耗 （1） 静态功耗PS （2） 动态功耗PD 6.CMOS反相器的传输延迟特性 虽然CMOS门电路的开关过程中，没有电荷的积累和消散现象，但是由于集成电路内部电阻、电容的存在，以及负载电容的影响，输出电压的变化仍然滞后于输入电压的变化，产生传输延迟时间。 2.4.4 其他类型的CMOS门电路 1.CMOS与非门 2.CMOS或非门 3.带缓冲级的CMOS门电路 上述CMOS门电路存在以下缺点：一是当输入状态不同时，其输出电阻值是不相同的；二是输出的高、低电平会受输入端数目影响。 4.漏极开路的CMOS门电路（简称OD门） 与TTL电路中的OC门一样，CMOS门的输出电路结构也可以做成漏极开路的形式。 5.CMOS传输门和双向模拟开关 CMOS传输门也如同反相器一样，是构成各种逻辑电路的一种基本单元电路。 6.CMOS三态门电路 CMOS三态门的电路结构大体上有三种形式。 （1） 串联型三态门电路 （2） 门控制型三态门 （3） 模拟开关控制三态门 主要的改进形式有两种。一种是高速的CMOS电路，采用工艺改进模式，减小沟道的长度，缩小整个MOS管的尺寸，从而降低了寄生电容的数值，其平均传输延迟时间小于10ns。 另一种是双极型－CMOS电路（Bipolar－CMOS，Bi－CMOS）。这种电路的特点是实现逻辑功能部分采用CMOS结构，而输出级采用双极型三极管。因此，它兼有CMOS电路的低功耗和双极型电路低输出内阻的优点。 2.5 NMOS集成电路 1.NMOS反相器 电路全部采用NMOS管组成的集成电路称为NMOS电路。首先介绍NMOS反相器，它也是组成NMOS集成电路的基本单元。 2.E/E型NMOS或非门 将两个VT1、VT2驱动管并联在一起，VT3作为公共负载管，就可构成两输入端的或非门电路，如图2-5-2所示。 图2-5-2E/E型NMOS或非门电路 3.E/E型NMOS与非门 4.其他类型的E/E型NMOS门电路 用E/E型NMOS电路也可构成与或非门、异或门、三态门等等。这里画出了与或非门、异或门的电路结构如图2-5-5所示。 图2-5-5 E/E型NMOS与或非门、异或门电路 2.6 TTL与CMOS、ECL电路的连接 1.TTL与CMOS、ECL电路 连 接需要考虑的问题 数字系统连接时可定义前级为驱动电路，后级为负载电路，如图2-6-1所示（用逻辑门表示）。 图2-6-1 驱动门与负载门的连接 2.用TTL电路驱动CMOS电路 3.用CMOS电路驱动TTL电路 4.TTL与ECL电路的连接 这两种电路的电平是完全不匹配的，因此，必须有适当的电平转换电路以实现它们之间电平的转换。 5.TTL与CMOS电路的接口 （1） TTL/CMOS电平转换接 口电路 （2） CMOS/TTL电流转换的 接口电路 6.各种系列门电路的性能比较 7.CMOS电路使用时的注意事项 （1）焊接芯片时应注意将电烙铁的外壳接地。 （2）拔出或插入器件时，应关闭所有电源。 （3）不用的输入端应根据逻辑要求或接电源UDD（与非门），或接地（或非门），或与其他输入端相连。 （4）输出级所接电容负载不能大于500pF，否则将因输出级动态功率过大而损坏电路。 （5）由于基本的CMOS电路有互补输出的特点，所以其输出端不能并接。 2.2.3其他类型的TTL门电路 1.集电极开路的门电路（OC门） 由图2-2-24可见，主要原因是： ① 推拉式输出电路，无论输出高电平还是低电平，其输出电阻都很低。如若一个门的输出是高电平，而另一个门的输出是低电平，则输出端并联以后必然有很大的负载电流同时流过这两个门的输出级。由于这个电流很大，不但会使导通门的低电平抬高，而且还有可能损坏截止门。 图2-2-24推拉式输出级并联的情况 ② 推拉式输出结构不能满足驱动较大电流、较高电压负载的要求。 ③ 推拉式输出电路中，电源一经确定（通常规定工作在＋5Ｖ），输出的高电平也就固定了，因此无法满足对不同输出高低电平的需要。 为了使门电路的输出端能够并联使用，采用的方法就是把输出级改为集电极开路的三极管结构，称为集电极开路的门电路（Open Collector Gate，OC门），电路如图2-2-25所示。 图2-2-25集电极开路与非门 的电路结构和逻辑符号 OC门可以直接驱动指示灯，也可以直接驱动继电器，由于O