计算机系统结构(第二版)尹朝庆主编-第6章_多处理机.ppt.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 当N值很大时，1/N可忽略，式(6.15)可简化为 (6.16) 式(6.16)表明，包含M个任务的程序在N台处理机上并行处理，若任务间的通信过程能与计算过程重叠进行，则只有当R/C比值等于或大于MN/2，才能将通信的开销完全屏蔽，从而使总处理时间最短。式(6.16)的第二种形式直接给出了可使用处理机数量N的上限，并显示处理机数量N的选择与可提供的任务数M成反比。 * 若N的值不是很大，则式(6.15)中的1/N不能忽略。如对N＝2的两台处理机完全重叠通信的理想模型，有 (6.17) 简化上式，得R/C＝M/2，满足此关系时总处理时间最短，为T＝RM/2。 该模型的结论是：将任务平均地分配给各台处理机，当处理机的数目N较大且等于2R/(CN) 时，计算时间与通信时间完全重叠，且总的处理时间最短。 * 5. 具有多条通信链的模型 如果每台处理机与其他任何一台处理机之间都有专用的通信链路，而且链路和处理机都支持双向通信。由于一台处理机在某一时刻只能与另一台处理机通信，则在一个具有N台处理机的系统中，通信过程的最大并发度为N。在这种理想情况下，总的通信开销可缩短为原来通信过程串行执行时的1/N。 在此具有多条通信链路支持并行通信的模型中，N台处理机执行M个任务的总处理时间为 * 设M为N的倍数，由式(6.18)可得 当K＝0时（采用集中分配策略），执行时间最长（为RM），通信时间最短（为0）总的处理时间为T1＝RM； 当N≥2时，由N台处理机系统的基本模型可知，尽可能平均分配任务可以使总处理时间达到最小。故当K＝M/N时（采用平均分配策略），执行时间最短（为RM/N），通信时间最长（CM2/(2N)·(1－1/N)），总处理时间为 * 由式(6.19)可看出，当N≥2时，计算时间和通信时间将随N的增大而逐渐减少，即N越大，总处理时间TN越短，提高并行性将缩短程序的运行时间。 为了确定任务粒度与分配策略和系统性能的关系， 设ΔT＝T1－TN，有 (6.20) 分析(6.20)式可得以下结论： 若ΔT≤0，则R/C≤M/(2N)，说明任务粒度较细。此时取 K＝0，采用集中分配策略可使总处理时间最短，为 T＝RM； 若ΔT＞0，则R/C＞M/(2N)，说明任务粒度较粗。此时取K＝M/N，采用平均分配策略可使总处理时间最短，为T＝RM/N＋CM2/(2N)·(1－1/N)，并且N的值越大(N≤M)总处理时间越短。 * 6.5 MIMD并行机结构模型 6.5.1并行向量处理机 并行向量处理机的结构如图6.24所示。它包含功能很强的定制向量处理机、共享存储器SM模块和定制的高速纵横交叉开关互连网络。 PVP系统由少数几台巨型向量处理机采用共享存储器方式互连而成，每个存储模块都能提供高速数据访问。这类机器通常不使用Cache，而是使用大量向量寄存器以及指令缓存。 * 6.5.2对称多处理机 对称多处理机的结构如图6.25所示。它由带有片内和片外Cache的处理机经总线或交叉开关网络与共享存储器连接而成。 该系统是具有对称性特点的紧密耦合系统，每个处理机的能力都一样，并且可以平等地访问任何共享存储器模块、I/O设备和操作系统服务，同时可以开发较高的并行性。所有存储单元按单一物理地址空间编址。 * 6.5.3大规模并行处理机 大规模并行处理机的结构如图6.26所示。MPP并行机采用了大量的商品化微处理器芯片作为单结点，每个处理结点都带有独立编址的本地存储器以及网络接口电路(NIC) ，结点内部通过存储器总线(MB)相连，结点之间则由NIC通过高性能定制网络实现互连。 * 分布共享存储器多处理机的结构如图6.27所示。它与MPP在结构上的区别是每个结点中增加了一个用于支持分布Cache一致性的Cache目录DIR。 所谓分布共享存储器也称为共享虚拟存储器。它是将在物理上分散的各台处理机所拥有的本地存储器在逻辑上加以统一编址，形成一个统一的虚拟地址空间来支持存储器的共享，以实现每台处理机可以访问共享虚拟存储器的任意一个地址。 6.5.4分布共享存储器多处理机 * 6.5.5机群系统 机群系统是指利用高速网络将一组计算机结点按某种结构连接起来，并在并行程序设计以及可视化人机交