《eda技术与项目训练》试卷05.docVIP

常州信息职业技术学院  －  学年第  学期 电子与电气工程学院 级 EDA 技术与项目训练 课程期末试卷（ 05 卷） 请将答案写在答题纸上，在试卷上答题无效。 班级 姓名 学号 成绩  一、  选择题（每小题 2 分，共 40 分） 1. 下列选项中，哪些项在 VHDL 程序设计文件中属于可选部分 A.库和实体 B.实体和结构体 C.结构体和配置 D. 库、程序包和配置 2. 关于 VHDL 中实体说明的格式，以下叙述不正确的是 A.实体说明以“ENTITY 实体名 IS”开头，以“END 实体名”结束 B.实体说明中包含类属表和端口说明两部分 C.端口说明中只需要规定端口的模式即可 D.实体名一定要与设计文件同名 3. 不符合 1987 标准 VHDL 的标识符是 A. a_1_in B. a_in_2 C. 2_a D. asd_1 4. 下列哪个数据类型不必事先声明而可以直接引用 A. STD_LOGIC C. BIT B. STD_LOGIC_VECTOR D. 前面三个答案都是错误的 5. STD_LOGIG_1164 中定义的高阻是字符 A. X B. x C. z D. Z 6. 关于关系运算符的说法正确的是 A. 如果 a 和 b 都是字符型数据，则不能用“=””关系运算符 B. 关系运算只用于整数类型的数据 C. 关系运算的数据类型必须相同 D. 关系运算的数据类型可以不相同 7. 布尔表达式 Y=AB+C 的正确 VHDL 表达式是 A.Y=A AND B OR C; C.Y=AC+C B.Y= A AND (B OR C) D.Y=A AND B +C 8. 下面哪个不是顺序语句 A. block B. if C. case D. wait 9. 在 VHDL 中，IF 语句中至少应有 1 个条件句，条件句必须由哪个表达式构成。 A. BIT B. STD_LOGIC C. BOOLEAN D. INTEGER 10. 在 VHDL 中，条件信号赋值语句 WHEN_ELSE 属于 语句。 A． 并行和顺序 B. 顺序 C. 并行 D. 不存在的 11. 下面有关块语句的说法不正确的是 A. 块语句本身是并行语句，并且块内部所包含的语句也是并行语句。 B. 块语句的使用不影响逻辑功能。 C. 块嵌套时，子块声明与父块声明的对象同名时，父块声明将忽略掉子块声明。 D.块语句将一系列并行描述语句进行组合，目的是改善并行语句及其结构的可读性。 12. 下面有 WHEN_ELSE 语句的说法不正确的是 第 1 页 共 9 页 A. 赋值目标必须是信号。 B. 不能有重叠的条件分支。 C. 选择信号赋值语句与进程中的 IF 语句等价。 D. 需要把表达式的所有可能取值都列举出来，否则最后条件必须为 OTHERS。 13. 下列哪一项不属于 VHDL 中的数据对象 A.Constant B.Variable C.Signal D.Package 14. 以下关于 VHDL 中常量的声明正确的是 A.Constant Width ：Integer=8； B.Constant Width ：Integer ：= 8； C.Variable Width ：Integer = 8； D.Variable Width ：Integer ：= 8； 15. VHDL 文本编辑中编译时出现如下的报错信息 Error: instead. VHDL syntax error: signal declaration must have ‘；’，but found begin 其错误原因是 。 A.信号声明缺少分号。 B.错将设计文件存入了根目录，并将其设定成工程。 C.设计文件的文件名与实体名不一致。 D.程序中缺少关键词。 16. 可编程逻辑器件的英文简称是 A. FPGA B. PLA C. PAL D. PLD 17. 在 EDA 工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为 。 A.仿真器 B.综合器 C.适配器 D.下载器 18. 在 MAX+PLUSII 集成环境下为图形文件产生一个元件符号的主要作用是 A. 综合 B. 编译 C. 仿真 D.被高层次电路设计调用 19. 以下哪种方法不是 MAX＋PLUSII 所支持的设计输入方法 A.图形输入法 B.文本输入法 C.面向对象输入法 20. 有如下定义： signal a,b:bit; signal y:bit_vector(1 downto 0); 下面正确的表达