基于硬件可编程思想的数字电路教学.docVIP

基于硬件可编程思想的数字电路教学.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于硬件可编程思想的数字电路教学   摘要:可编程逻辑器件的出现,使得传统的数字系统设计方法发生了根本的改变,所以数字电路课程的教学也需要进行改革。本文通过实例介绍了可编程的思想在数字电路理论教学、实验教学以及课程设计中的具体应用,并具体分析了将可编程思想引入数字电路课程教学中的优点。   关键词:可编程器件;译码器;数字电路;教学   中图分类号: G642文献标识码:A      引言      数字电路是计算机专业电子技术方面入门性质的基础课程,其任务是使学生获得数字电子技术方面的基础理论、   基本知识和基本技能。通常,数字电路课程的教学是由理论教学、课程实验、课程设计等教学环节构成的。   可编程逻辑器件PLD(Programmable Logic Device)是一种数字电路,它可以由用户来进行编程和配置,利用它可以解决不同的逻辑设计问题。随着数字集成电路的不断更新和换代,特别是可编程逻辑器件的出现,使得传统的数字系统设计方法发生了根本的改变。可编程逻辑器件的灵活性使得硬件系统设计师在实验室里用一台计算机、一套相应的EDA软件和可编程逻辑芯片就可以完成数字系统设计与生产。   MAX+plus Ⅱ是一种与结构无关的全集成化设计环境,使设计者能对Altera 的各种CPLD系列方便地进行设计输入、快速处理和器件编程。MAX+plusⅡ开发系统具有强大的处理能力和高度的灵活性. 其主要优点:与结构无关、多平台、丰富的设计库、开放的界面、全集成化、支持多种硬件描述语言(HDL)等。      1可编程思想在课堂理论教学中的应用      数字电路课程主要包括逻辑代数、基本门电路、组合和时序逻辑电路、可编程逻辑器件及其编程方法的介绍。传统的教学方法是按顺序讲授,组合和时序逻辑部分都采用独立元器件的思想介绍,可编程逻辑器件部分往往由于课时的缘故不讲授或者只做简要介绍。但是随着电子技术的发展,这种教学思路已经不能很好地体现数字技术的发展方向。所以对数字电路理论教学提出了一些改革思路。   逻辑代数和基本门电路部分还是采用传统的教学方法,在讲授这一部分的同时把可编程逻辑器件及其编程方法这部分内容作为课外作业布置给学生,介绍一些相关的资料供学生课外阅读,并随时检查辅导。在介绍电路设计的时候把可编程逻辑器件部分引入,并作简要介绍,关键是让学生理解可编程思想,知道整个设计的过程即可,不能花大量时间讲述编程语法。如果花过多时间介绍语法,会让学生转移学习的重心,忽略数字电路的基础知识,把数字电路当编程语言课程学习。   随着计算机的广泛应用和教学条件的改善,多媒体课件在一定程度上提高了教学效果,可以用Flash等软件制作电路的应用和工作情况,但因为工作情况非常多,所以制作课件非常麻烦,而且因为不能随时调整,学生感觉不够真实。在课堂教学过程中利用多媒体教学环境,采用MAX + plus II软件进行实际操作演示,MAX + plus II输入修改方便,仿真结果直观具体,能够增强学生对学习内容的感性认识,激发学习兴趣,提高课堂教学质量。   以2-4译码器部分为例来说明MAX+plus II在数字电路教学中的应用情况。对于译码器的定义及其译码的理解,其实刚好是硬件描述语言VHDL的行为描述方法,所以我们可以用VHDL语言把2-4译码器描述出来作为MAX+plusⅡ的输入。描述的程序如下:      entity HCT139 is    port(A2, B2, G2BAR, A1, B1, G1BAR : in std_logic;   Y20, Y21, Y22, Y23, Y10, Y11, Y12, Y13 : out std_logic);   end HCT139;   architecture VER1 of HCT139 is   begin    Y10 = 0 when (B1 = 0) and ((A1 = 0)and (G1BAR = 0)) else 1;    Y11 = 0 when (B1 = 0) and ((A1 = 1)and (G1BAR = 0)) else 1;    Y12 = 0 when (B1 = 1) and ((A1 = 0)and (G1BAR = 0)) else 1;    Y13 = 0 when (B1 = 1) and ((A1 = 1)and (G1BAR = 0)) else 1;    Y20 = 0 when (B2 = 0) and ((A2 = 0)and (G2BAR = 0)) else 1;    Y21 = 0 when (B2 = 0) and ((A2 = 1)and (G2BAR = 0))

文档评论(0)

heroliuguan + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8073070133000003

1亿VIP精品文档

相关文档