课程设计演讲报时器文章.doc

电子课程设计 ——演讲报时器 学院:电子信息工程学院 专业、班级:自动化132602班 姓名：李鹏 学号：201326030212 指导老师：闫晓梅 时间:2015年12月 目录在TTL电路中，比较典型的 D触发器电路有74LS74。74LS74是一个边沿触发器数字电路器件，每个器件中包含两个相同的、相互独立的边沿触发D触发器电路。逻辑符号如右图： 图3-7 74LS74 逻辑符号 74LS74逻辑图与引脚排列图如下图： 图3-8 74LS74逻辑图与引脚排列图 74LS74逻辑功能表 表3-4 74LS74逻辑功能表 574LS00（四2输入与非门 74LS00 内部集成了4个2输入端与门电路，他们实现“与非”逻辑功能，即只有两个输入端全部为“1”时，输出才为“0”；输入端有一个或两个“0”，输出均为“1”。逻辑符号和内部原理图如下： 图9引脚图及内部原理 图3-10 逻辑符号 逻辑函数Y= 逻辑功能表 输入 输出 B Y 0 0 1 0 1 1 1 0 1 1 1 0 表3-5 74LS00 逻辑功能表 6、74LS138（3线-8线译码器） 图3-11 74LS138逻辑符号 图12 74LS138引脚图 工作原理 ①当一个选通端（E1）为高电平，另两个选通端（(/E2))和(/E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。比如：A2A1A0=110时，则Y6输出端输出低电平信号。 ②利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 ③若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。 ④可用在8086的译码电路中，扩展内存。 输入 输出 + 0 X 1 1 1 1 1 1 1 1 X 1 0 0 0 0 0 0 0 0 X X 0 0 0 0 1 1 1 1 X X 0 0 1 1 0 0 1 1 X X 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 表3-6 74LS138 逻辑功能表 四、功能模块 1、555构成多谐振荡器(10秒脉冲发生器) 由555定时器构成的多谐振荡器及其工作波形如图所示。接通电源后，电容被充电,上升，当上升到时，放电管导通，此时为低电平，电容通过放电，使下降。当下降到时，翻转为高电平。电容器放电所需的时间为,当放电结束时，T截止，将通过向电容器充电，由上升到所需的时间为。当上升到时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其周期为 ： ?图4-1 555多谐振荡器 图4-2 10秒脉冲发生器仿真电路 此电路中要产生周期为10s（其中高电平2s，低电平8s），频率为0.1HZ的触发脉冲，经计算得到参数为：C=100uf，R1=28.99kΩ，R2=115.96kΩ。 图4-3 10秒脉冲发生器仿真电路波形 2、用555定时器接成的单稳态触发器 由555构成的单稳态触发器及工作波形如下图所示。 ????????????图4-4 555单稳态触发器及工作波形 电源接通瞬间，电路有一个稳定的过程，即电源通过电阻R向电容C充电，当上升到时，为低电平，放电管导通，电容C放电，电路进入稳定状态。若触发输入端施加触发信号（），电路进入暂稳态，输出高电平，且放电管截止。此后电容C充电至时，电路又发生翻转，为低电平，T导通，电容C放电，电路恢复至稳定状态。如果忽略放电管的饱和压降，则从零电平上升到的时间，即为输出电压的脉宽：=RCln3≈1.1RC。设计中用到的555单稳态电路由输入脉冲信号的下降沿触发。此电路中要求暂稳态脉宽为60s,经计算得到电路参数为: R=545