(精选)可测性设计课件.ppt

下载文档 降价啦

3
0
约小于1千字
约 33页
2018-03-18 发布于天津
举报
版权申诉
保障服务

(精选)可测性设计课件.ppt

1、本文档共33页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

演示文稿演讲PPT学习教学课件医学文件教学培训课件

可测性设计技术;一、可测性技术的提出;二、基本概念;三、可测性设计的意义;四、可测性设计的目标;五、可测性设计的分类;专项设计：即按功能基本要求，采取一些比较简单易行的措施，使所设计电路的可靠性得到提高。它是针对一个已成型的电路设计中的测试问题而提出来的。它采用传统的方法对电路某些部分进行迭代设计，以提高可测试性。;六、专项可测性设计;六、专项可测性设计;六、专项可测性设计;六、专项可测性设计;六、专项可测性设计;六、专项可测性设计;六、专项可测性设计;CC0(1)=CC0(2)=CC0(3)=CC1(1)=CC1(2)=CC1(3)=1（原始输入）;CC0(10)=min[CC0(8),CC0(9)]+1=3（CC0(9)虽然没有计算，但是显然大于2）;CC0(5)=CC0(6)+CC0(4)+CC1(4)=7+2+2=11;如在该节点处插入两输入与门，则CC0(9)将由27降为2。插入与门后的电路如下图所示。因此电路的可控性值减小，可控性将提高。;七、边界扫描技术;七、边界扫描技术;七、边界扫描技术;八、随机逻辑的内建自测试设计;八、随机逻辑的内建自测试设计;九、嵌入式存储器的内建自测试设计;九、嵌入式存储器的内建自测试设计;九、嵌入式存储器的内建自测试设计;九、嵌入式存储器的内建自测试设计;九、嵌入式存储器的内建自测试设计;十、结束语