计算机系统组成与体系结构第10章.ppt

计算机组成与结构 湖南大学计算机与通信学院 10.3.3 中断处理 中断服务程序：处理中断工作的服务软件 一对一 或 一对多 一个中断服务程序对应一个中断 一个中断服务程序对应多个中断 不管是一个还是多个中断服务程序的配置方式，每个中断都执行下列事件 无操作（直至当前指令执行完 ） 获取中断服务程序地址 调用中断服务程序 考察相对简单CPU的LDAC指令的执行周期： 无操作（直至当前指令执行完 ） LDAC1：DR←M，PC←PC+1，AR←AR+1 发生中断申请…… LDAC2：TR←DR，DR←M，PC←PC+1 LDAC3：AR←DR，TR LDAC4：DR←M LDAC5：AC←DR 如果执行周期完成后产生中断，则仅需保存PC的内容 否则必须保存CPU内部寄存器内容和控制单元的状态信息。 故，采取前者方式。即，该指令周期结束再响应中断。 获取中断服务程序地址 向量中断 向CPU提供中断向量，此中断向量用于产生该中断的中断服务程序的地址 非向量中断 非向量中断在一个已知地址处读取中断服务程序 调用中断服务程序 阻止任何进一步的中断 3. 确保返回主程序前所有相关的寄存 器保存原有值 2. 清除当前中断 ，避免一个中断请求 触发多于一个的中断 10.3.4 中断硬件和优先级 非向量中断 （单个设备） 图10.11 单个设备的非向量中断（a）硬件 （b）时序 可用于简单 嵌入式控制器 向量中断（单个设备） CPU必须从设备中读取中断向量，调用中断服务程序，程序的地址是该向量的一个函数 图10.12 单个设备的向量中断（a）硬件 （b）时序 非向量中断 （多个设备） 图10.13 多个非向量中断的硬件 每个设备均有自己的IRQ和IACK信号 他们的优先级是预定的 ，IRQn优先级最高 CPU首先响应和服务优先级最高的中断 向量中断 （菊花链方法）（多个设备） 菊花链：用于多中断优先权排队的一种方法 图10.14 菊花链 设备发出中断请求信号 CPU发出中断响应信号 设备n#接受IACK信号 IACK=1？ IACK=0 CPU读入中断向量/调用程序 一种可能的处理过程 IACK=0/传 给其他设备 Y N 并行优先权排队 菊花链将引起硬件延迟，特别是当链较长时，延迟就更大。 通过一个优先权编码器采用并行优先权排队（parallel priority）方式实现向量中断, 减少延迟。 图10.15 并行方式实现优先级中断 防止干 扰信号 10.3.5 CPU内部实现中断 例：相对简单CPU 处理中断的过程 添加一个IRQ输入引脚，其响应信号传至IACK输出引脚 添加新指令LDSP、PUSHAC等 识别中断并访问此中断处理的状态 访问中断服务程序 IP←0 0100 0010 IPRST IE←0 0100 0001 IERST IE←1 0100 0000 IESET R←M[SP],SP←SP+1POPR SP←SP-1; M[SP]←RPUSHR AC←M[SP],SP←SP+1POPAC SP←SP-1; M[SP]←ACPUSHAC PC[7..0]←M[SP],SP←SP+1; PC[15..8]←M[SP],SP←SP+1RET SP←SP-1; M[SP]←PC[15..8],SP←SP-1; M[SP]←PC[7..0],PC←Γ CALL SP←Γ LDSP 操作 指令码 指令 表10.3 相对简单CPU的新指令 识别中断并访问此中断处理的状态 方法一 方法二 图10.16 两种访问中断服务程序的方法（b）修改FETCH1支持中断 （a）采用分离的FETCH1状态和INT1状态 (IE′∨IP′)∧FETCH1 IE∧IP∧FETCH1 访问中断服务程序（部分） INT1： AR←SP INT2： DR←PC[15..8]，SP←SP-1 INT3： M←DR，AR←AR-1，SP←SP-1 INT4： DR←PC[7..0] INT5： M←DR INT6： DR←（数据总线来的向量） INT7： PC←1111,DR,0000，IP←0 Direct Access Memory——DMA 数据直接在I/O设备与存储器之间传送 DMA控制器 （通道） 实现直接存储器访问 10.4 直接存储器访问 图10.17 带有DMA的计算机系统 DMA控制器 CPU 置BR=1,发送总线请求 置BG=1,发送总线允许 DMA控制器 CPU 置BR