DSP第6讲.ppt

* VC5402 144引脚LQFP封装俯视图： * VC5402 144引脚BGA封装仰视图： 按照功能可将VC5402的引脚分为10部分，分别为数据信号、初始化、中断和复位操作信号、多处理器信号、存储器控制信号、振荡器/定时器信号、多通道缓冲串行口信号、混杂信号、HPI信号、电源引脚和IEEE1149.1测试引脚。 * 第3章 C54x的硬件结构 下表介绍VC5402各引脚的功能，其中引脚类型I表示输入，O表示输出，Z表示高组态，S表示电源。 3.9 C54x系列DSP的引脚及说明 * 第3章 C54x的硬件结构 3.9 C54x系列DSP的引脚及说明 * 第3章 C54x的硬件结构 3.9 C54x系列DSP的引脚及说明 * 第3章 C54x的硬件结构 3.9 C54x系列DSP的引脚及说明 * 第3章 C54x的硬件结构 3.9 C54x系列DSP的引脚及说明 * 3.10 本章小结 (1) C54x的内部结构基本上可以分为3大部分：CPU、存储器系统、片内外设与专用硬件电路 (2) C54x采用了先进的总线结构，片内有8条16位总线，分别是1条程序总线、3条数据总线和4条地址总线，同时，还有1组双向总线用于寻址片内外围电路 第3章 C54x的硬件结构 * 3.10 本章小结 (3) C54x的CPU由40位算术逻辑运算单元(ALU)、2个40位累加器、1个40位桶形移位寄存器、乘法器/加法器单元(MAC)、比较、选择和存储单元(CSSU)、指数编码器、3个CPU状态和控制寄存器(ST0、ST1、PMST)和两个地址发生器组成 (4) C54x 的总存储空间为192K字，分为3个存储空间：64K字的程序存储空间、64K字的数据存储空间和64K字的I/O空间 第3章 C54x的硬件结构 * 3.10 本章小结 (5) C54x 的片内外设都有通用I/O端口、一个定时器、一个时钟发生器、一个软件可编程等待状态发生器和一个可编程块切换逻辑。不同的处理器有着不同类型的串行口、主机接口(HPI)、DMA控制器等 (6) C54x的复位有两种方式:软件复位和硬件复位。硬件复位电路包括上电复位、手动复位和自动复位 第3章 C54x的硬件结构 * 3.10 本章小结 (7) 中断和流水线是DSP工程设计中两个特别重要的问题。中断信号可以使C54x暂停正在执行的程序而转去执行中断服务程序。C54x处理中断分为接受中断请求、响应中断和执行中断服务程序3个阶段。C54x有一个6段的指令流水线，在同一个机器周期内，在不同的操作阶段可以处理多条指令，相当于并行执行了多条指令，从而减少指令执行时间，增强了处理能力 (8) C54x系列DSP具有144个引脚，可采用LQFP和BGA两种封装方式 第3章 C54x的硬件结构 * 第3章 C54x的硬件结构 乘法器/加法器单元功能框图 乘法器/加法器单元 复习 乘法器输出：加法器 加法器输出：A,B,0零 加法器输入： XA：乘法器 YA：A,B 乘法器输入： XM：T, DB0~15，A16-32 YM：DB0~15, CB0~15, PB0~15，A16-32 比较、选择和存储单元 COMP将A或B的高位字与低位字进行比较，并将结果分别送入TRN的第0位和TC中，并将其记录下来以便程序调试 将比较结果输出到写选择(MSW/LSW)选择A或B中较大的16位数，并将其通过总线EB存入指定的数据存储单元 比较、选择和存储单元(CSSU) 复习 指数编码器主要用于完成定点数转换为浮点数的归一化和标准化的处理。 在EXP指令中，累加器中的指数值能以二进制补码的形式(-8~31)存储在寄存器T中；指数值为前面的冗余位数减8的差值；当累加器中的值超过32位时，指数为负值 功能:支持指令EXP和NORM完成规一化定点数操作 指数编码器 指数编码器 复习 C54x CPU有3个状态和控制寄存器： 状态寄存器0(ST0) 状态寄存器1(ST1) 处理器工作方式状态寄存器(PMST) ST0和ST1中包含各种工作条件和工作方式的状态 PMST中包含存储器的设置状态及其他控制信息 CPU状态和控制寄存器 复习 * 存储器 C54x 的总存储空间为192K字，分为3个存储空间：64K字的程序存储空间、64K字的数据存储空间和64K字的I/O空间 片内存储器 随机存储器（RAM） 只读存储器（ROM） 双访问RAM（DARAM） 单寻址RAM（SARAM） 复习 * DMA控制器可以在无需CPU干扰的情况下，完成存储器不同块间的数据传输。DMA允许数据在内部存储器、片内外设或外部设备之间传输，而不需要CPU的参与 DMA控制技术的基