7段数码管控制实验.ppt

下载文档

30
0
约1.5千字
约 5页
2018-06-27 发布于河南
举报
版权申诉
保障服务

7段数码管控制实验.ppt

1、本文档共5页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

7段数码管控制实验

实验利用可编程逻辑器件进行7段数码管控制接口的设计实验目的 1.了解7段数码管显示的原理及接口驱动方法。 2.利用用可编程逻辑器件进行7段数码管定时更新。实验任务将外部时钟进行分频处理（编写分频功能模块）；使用分频后的时钟进行计数，得到数码管输出控制的计数状态； 3.当程序下载成功时，7段数码管依次分时显示递增或递减数据。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt is port( clk,rst:in std_logic; count:out std_logic_vector(3 downto 0) ); end cnt; architecture cnt_arch of cnt is begin 显示器程序 library ieee; use ieee.std_logic_1164.all; entity bcd is port( a:in std_logic_vector(3 downto 0); Y:out std_logic_vector(6 downto 0)); end bcd; architecture bcd_arch of bcd is begin process(a) begin case a is when 0000=Y=1111110; when 0001=Y=0110000; when 0010=Y=1101101; when 0011=Y=1111001; when 0100=Y=0110011; when 0101=Y=1011011; when 0110=Y=1011111; when 0111=Y=1110000; when 1000=Y=1111111; when 1001=Y=1111011; when 1010=Y=1110111; when 1011=Y=0011111; when 1100=Y=1001110; when 1101=Y=0111101; when 1110=Y=1001111; when others=Y=1000111; end case; end process; end bcd_arch; * 其方框图如下图所示：计数器程序 process(clk,rst) variable cn:std_logic_vector(3 downto 0); begin count=cn; if rst=1 then cn:=0000;--异步清零； elsif clkevent and clk=1 then if cn=1111 then cn:=0000;--同步清零 else cn:=cn+1; end if; end if; end process; end cnt_arch; 可通过修改同步清零条件来修改计数范围 *