2012.03.28嵌入式系统原理与设计.doc

第三章 中断体系结构 一、S3C2410/2440中断体系介绍 1.CPU工作模式 ①用户模式：正常 ②快速中断模式：FIQ ③中断模式：IRQ ④管理模式 ⑤数据访问中止模式 ⑥系统模式：运行具有特权的操作系统任务 ⑦未定义指令中止模式 2.工作模式使用的寄存器 ARM920T 31个通用寄存器 + 6个程序状态寄存器 N：运算结果是否为负 Z：运算结果是否为0 C：进位/借位 V：溢出 I：1：禁止中断 0：使能中断 F：1：禁止快中断 0：使能 T：1：Thumb状态 0：ARM状态 4...0：工作模式： 10000 用户 10001 快中 10010 中断 3.两种模式的切换 二、S3C2410/2440中断控制器 1.中断处理过程 ①中断控制器汇聚中断信号，通知CPU ②CPU保存运行环境，调用ISR（中断服务程序）处理中断 ③ISR读取中断控制器，识别中断流并执行相应处理 ④清除中断，恢复现场，继续执行 2.S3C2410中断源介绍 56个中断源 中断控制器中断位30个 共用 ETNT4~EINT7 以“或”形式共用1位 EINT8~EINT23 以“或”形式共用1位 56个中断源： 24个外部中断源 （6） 1个电源故障 （1） 1个实时时钟滴答 （1） 1个看门狗时钟 （1） 5个定时器 （5） 9个UART中断 UART0 INT_ERR0 INT_TxD0 （3） INT_RxD0 UART1 UART2 1个LCD （1） 4个DMA中断 （4） 1个SDI中断 （1） 2个SPI中断 （2） 2个USB中断 （2） 1个I2C总线中断 （1） 1个实时时钟报警中断 （1） 2个ADC中断 INT_ADC （1） INT_TC 56个 30个 三、中断控制器寄存器 1.子中断请求寄存器 SUBSRCPND 0——INT_RxD0 1——INT_TxD0 2——INT_ExD0 9——INT_TC 10——INT_ADC 2.子中断屏蔽寄存器 INTSUBMSK 1：屏蔽 0：使能 3.主中断请求寄存器 4.主中断屏蔽寄存器INTMSK 1：屏蔽 0：使能 5.中断模式寄存器 1：FIQ 0：IRQ 只能有1个中断源被设为FIQ 6.优先级寄存器（PRIORITY） ARB_MODE 设置仲裁器工作模式 0：表示 设置仲裁器工作模式屏蔽 神装工作站 R0 R1 状态寄存器 程序计数 R15 R14 R13 . . . CPSR 连接 栈顶指针 SPSR_fig R15_fig R14_fig R13_fig . . . . R1 R0 系统/用户 快中 程序状态备份 R14_fig R13_fig CPSR 中断 没有这两个 N Z V C 4 0 T F I ...... PC R14 PC R14 用户 中断 ① ⑤ ⑥ ② GPSR SPSR GPSR ④ PC设置为中断模式下第一条指令地址 ③ 设置为中断模式 ⑤ ⑥——程序控制 UART USB 中 断 控 制 器 CPU核 网卡 扩展串口 S3C2410/2440 片内外设 5 6 7 17个R 17+8（备） 17+3（备） 0 1 2 8 6 5 3 9 10 UART0 UART1 UART2 10 0 2 1 EINT0 3 6 24 23 15 28 31 写“1”清“0” ADC UART0 UART1 UART2 24 0 ARB_MODE6 21 16 27 22 31 28 8-23 20 19 7 8 ARB_SEL0 ARB_SEL6 REQ4~REQ1 3 0 9 4 RINT0 ...... 15 10 0 1 2 3 4 5 6 4-7 REQ5~REQ0 REQ5~REQ0 REQ5~REQ0 REQ5~REQ0 REQ4~REQ1 ARBITER2 ARBITER4 ARBITER5 6 6 4 4 6 6 ARBITER3 ARBITER0 ARBITER1 REQ5 REQ4 REQ2 REQ3 REQ0 REQ1 6 ARBIIER